JPS60183784A - 配線装置 - Google Patents
配線装置Info
- Publication number
- JPS60183784A JPS60183784A JP59037338A JP3733884A JPS60183784A JP S60183784 A JPS60183784 A JP S60183784A JP 59037338 A JP59037338 A JP 59037338A JP 3733884 A JP3733884 A JP 3733884A JP S60183784 A JPS60183784 A JP S60183784A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- matrix
- capacitance
- layer
- reading
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Facsimile Heads (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は光電変換装置に用いられるフォトセンザアレイ
のマ） ＩＪックス配緑板の改良に関する。
のマ） ＩＪックス配緑板の改良に関する。
従来、例えばファクシミリ装置の元′１ｎ変換装置ＢＩ
Ｓとしてはシリコンフォトダイオード型の１次元フォト
センザアレイが一般的に知られている。又、近年におい
ては、グロー放’ｉＪ’ｙ ＋ス・母ツタリング。
Ｓとしてはシリコンフォトダイオード型の１次元フォト
センザアレイが一般的に知られている。又、近年におい
ては、グロー放’ｉＪ’ｙ ＋ス・母ツタリング。
イオングレーティング、真空蒸着等真空装置４を用いた
膜形成法、もしくは結’ｊｊｉ ｋｊ ｌｉ：と混合し
て３１ｚ’布する方法等を用いて被シ；“１−させた薄
膜もしくは几柵夙ｆ：積層させて作製した、レンズ系で
原ｆｉ′５ ’＜縮小することを必要としない長尺化し
たフォトセンザアレイの開発が進んでいる。
膜形成法、もしくは結’ｊｊｉ ｋｊ ｌｉ：と混合し
て３１ｚ’布する方法等を用いて被シ；“１−させた薄
膜もしくは几柵夙ｆ：積層させて作製した、レンズ系で
原ｆｉ′５ ’＜縮小することを必要としない長尺化し
たフォトセンザアレイの開発が進んでいる。
この梯な長尺化したフォトセンザアレイの方式として、
大きく次の２つがある。つまり、コゾレーナ型の光導電
タイプとサンドインチ型の光起電力タイプがあるが、コ
ル−ナ型の光？！′）７１１：タイプはザンドイッチ型
光起電力タイプに比べ、光応答速度では劣るものの、感
度つまり光′Ｉ比ｂ１シの大きさは、同面積画素、同一
光量の陽合光起Ｍｌ！：カタイゾよシ約１００倍大きい
ことが実験的にも理論的にも示されている。
大きく次の２つがある。つまり、コゾレーナ型の光導電
タイプとサンドインチ型の光起電力タイプがあるが、コ
ル−ナ型の光？！′）７１１：タイプはザンドイッチ型
光起電力タイプに比べ、光応答速度では劣るものの、感
度つまり光′Ｉ比ｂ１シの大きさは、同面積画素、同一
光量の陽合光起Ｍｌ！：カタイゾよシ約１００倍大きい
ことが実験的にも理論的にも示されている。
この光電流が大きいという特性を利用して、実時間に出
し方式（光電流を蓄Ｕミしないで、実時間で光電流金増
＋１１出力する方式）が可能となる。さらに、実時間読
出し方式は１画ふ当シの６元出し速度が速い（蓄積時間
がいらない）ことから、−次元長尺フオドセンサアレイ
のセンサ全ある個ｙ；ｘ ４８に分割して読出す方式つ
まりマトリックス読出し方式が可能である。
し方式（光電流を蓄Ｕミしないで、実時間で光電流金増
＋１１出力する方式）が可能となる。さらに、実時間読
出し方式は１画ふ当シの６元出し速度が速い（蓄積時間
がいらない）ことから、−次元長尺フオドセンサアレイ
のセンサ全ある個ｙ；ｘ ４８に分割して読出す方式つ
まりマトリックス読出し方式が可能である。
前述したマトリックス読出し方式は、第１図に示すよう
にｍＸｎ個の光電変？Ａ費素が１列アレイ状とされ、こ
の光’ＩＴＩ、 ｉ換要素のｍ個に共通なブロック′１
（Ｌ極２がｎ個あり、ｍＸ、ｎ個のつ′０電変換要素毎
に独立して設けられたｍＸｎ個の個別ｎＬ極と前記共通
なブロック′１１Ｌ極２と前記独立して設けられた個別
電極との間に光電、変換層とを有する一次元長尺フォト
センザアレイ部４．前記ｎ個の共通電極に順次電圧全印
加する電圧印加回路６ 、 ｍ Ｘ ｎ個の光！ｌＩＬ
変換要素からｍ個ずつ並列に出力される光４１１．流を
入力し直列に出力する走査回路部とマトリックス配線部
８とからなる。
にｍＸｎ個の光電変？Ａ費素が１列アレイ状とされ、こ
の光’ＩＴＩ、 ｉ換要素のｍ個に共通なブロック′１
（Ｌ極２がｎ個あり、ｍＸ、ｎ個のつ′０電変換要素毎
に独立して設けられたｍＸｎ個の個別ｎＬ極と前記共通
なブロック′１１Ｌ極２と前記独立して設けられた個別
電極との間に光電、変換層とを有する一次元長尺フォト
センザアレイ部４．前記ｎ個の共通電極に順次電圧全印
加する電圧印加回路６ 、 ｍ Ｘ ｎ個の光！ｌＩＬ
変換要素からｍ個ずつ並列に出力される光４１１．流を
入力し直列に出力する走査回路部とマトリックス配線部
８とからなる。
第２図はとのマトリ、クス読出しを行う為のマトリック
ス回路部８が形成されたマトリックス配線板９の断面図
であり、基板１０上に第１配線層１２、絶縁層１４．第
２配線層１６が形成され、第１配線層１２と第２配線層
１６を部分的にスルーホールコンタクト′１！ＪＶ１１
８で接続させる。
ス回路部８が形成されたマトリックス配線板９の断面図
であり、基板１０上に第１配線層１２、絶縁層１４．第
２配線層１６が形成され、第１配線層１２と第２配線層
１６を部分的にスルーホールコンタクト′１！ＪＶ１１
８で接続させる。
第３図はマトリックス回路部８の４１１番口であり、２
０は第１配線層１２（第２図）上の第１配線、２２は第
２配糾：＋＜ｉ＋６（第２図）上の第２配綜である。
０は第１配線層１２（第２図）上の第１配線、２２は第
２配糾：＋＜ｉ＋６（第２図）上の第２配綜である。
しかるにこのマトリックス読出し方式の場合、回路１ｆ
ｆＪ成は簡単となるが、配線部が枚１．ｆ；となり配線
部面ν［が大きくなるという不都合、ｆ：有する〇特に
、画素数が犬となＦ）ｍＸｎが犬となった場合、例えば
Ａ４サイズを８ ｐｅｌ／陥で読取るときは、ｍＸｎ＝
１７２８であり、読取り速度を最大とするためにはｍキ
ｎ中ｙ’ ｍ Ｘ ｎという関係から、−ｊ＋Ｑ ｉ（
はｍ：３２：ｎ＝５４またはｍ＝４８ ； ｎ＝ ３
（３（またはｍ＝６４ 、 ｎ＝２７ ）が採用される
。ｍの値は回路部が伺チャンネル集積可６しかによって
、決定されるが、回路部を低価格にする／ζめにはなる
べくチャンネル養父すなわちｍの１的を小さくしたい。
ｆＪ成は簡単となるが、配線部が枚１．ｆ；となり配線
部面ν［が大きくなるという不都合、ｆ：有する〇特に
、画素数が犬となＦ）ｍＸｎが犬となった場合、例えば
Ａ４サイズを８ ｐｅｌ／陥で読取るときは、ｍＸｎ＝
１７２８であり、読取り速度を最大とするためにはｍキ
ｎ中ｙ’ ｍ Ｘ ｎという関係から、−ｊ＋Ｑ ｉ（
はｍ：３２：ｎ＝５４またはｍ＝４８ ； ｎ＝ ３
（３（またはｍ＝６４ 、 ｎ＝２７ ）が採用される
。ｍの値は回路部が伺チャンネル集積可６しかによって
、決定されるが、回路部を低価格にする／ζめにはなる
べくチャンネル養父すなわちｍの１的を小さくしたい。
この結果、ｍ＝３２ ； ｎ＝５４程展の配分が一般的
であるが、この場合に０よ前記共通ブロック電極配線数
が５４本、個別′ＩＬ極側マトリックス配線部は、１７
２８本の個別電極とそれに交差する３２本の配線が必要
となり、スルーホール数３２ｘ５４＝１７２８個、及び
絶縁を必侠とするなる。
であるが、この場合に０よ前記共通ブロック電極配線数
が５４本、個別′ＩＬ極側マトリックス配線部は、１７
２８本の個別電極とそれに交差する３２本の配線が必要
となり、スルーホール数３２ｘ５４＝１７２８個、及び
絶縁を必侠とするなる。
このように−次元長尺フォトセンザアレイにおいてマト
リックス読出し方式全採用する場合、マトリックス回路
部８の配線部は配線不敬及び配線密度の増加、さらに配
線長の増加をきたし、その結果’ｊｊノｅ＋み出し線１
本当りの分布容ｉｆｉ ｆ：増加し、０・いては後述す
るようにフォトセンザの出力誤差全増大させるという不
都合が発生する。
リックス読出し方式全採用する場合、マトリックス回路
部８の配線部は配線不敬及び配線密度の増加、さらに配
線長の増加をきたし、その結果’ｊｊノｅ＋み出し線１
本当りの分布容ｉｆｉ ｆ：増加し、０・いては後述す
るようにフォトセンザの出力誤差全増大させるという不
都合が発生する。
ここで分布容量と出力誤差の関係について省察してみる
。例えば５ビツト×Ｎプロ、りのマトリックス配線の１
局合の等価回路を第４図に示す。汀４図において、充電
流読出し中のあるビットに対して注目して、近似的に等
価回路で示したのが第５図である。
。例えば５ビツト×Ｎプロ、りのマトリックス配線の１
局合の等価回路を第４図に示す。汀４図において、充電
流読出し中のあるビットに対して注目して、近似的に等
価回路で示したのが第５図である。
第５図において２４は運択センザ、２６は非屑択センザ
、２８はマトリ、クス交差部、３０はマトリックス線間
部ｔ ＸＧわし、Ｃ３がマトリックス交差部容Ｆｊ１１
ｒ Ｃ４がマトリックス課間容量を、！くわす。この
マトリックス交叉部’Ｂ−量Ｃ３及びマトリ □ックス
線間容量Ｃ４ばＡ４サイズ（３２ビツト× □５４ブロ
ック）の場合、次に示すよりな３口」１式で表わされる
。
、２８はマトリ、クス交差部、３０はマトリックス線間
部ｔ ＸＧわし、Ｃ３がマトリックス交差部容Ｆｊ１１
ｒ Ｃ４がマトリックス課間容量を、！くわす。この
マトリックス交叉部’Ｂ−量Ｃ３及びマトリ □ックス
線間容量Ｃ４ばＡ４サイズ（３２ビツト× □５４ブロ
ック）の場合、次に示すよりな３口」１式で表わされる
。
Ｃ３−（１点当９の交叉部容ｆ３Ｈ） Ｘ （交叉部の
数）−（１点当りの交叉部容量）Ｘ（１ブロツクのビッ
ト数−１）ｘ（ブロック数） −（１点尚シの交叉部容量）ｘ（３２−１）ｘ５４＝（
１点当シの交叉部容量） ｘ １６７４ ・・・・・・
・・（１）Ｃ４−両１！Ｉ！Ａ′ｒ、りの配線に対する
容量（注）Ｃ４′・・・隣の配線の片方に対する組間容
１１；次に交叉部答ｆｔ Ｃ３及びマ） ＩＪックス線
間容；、ＩＣ４の値の１１算を行なう。
数）−（１点当りの交叉部容量）Ｘ（１ブロツクのビッ
ト数−１）ｘ（ブロック数） −（１点尚シの交叉部容量）ｘ（３２−１）ｘ５４＝（
１点当シの交叉部容量） ｘ １６７４ ・・・・・・
・・（１）Ｃ４−両１！Ｉ！Ａ′ｒ、りの配線に対する
容量（注）Ｃ４′・・・隣の配線の片方に対する組間容
１１；次に交叉部答ｆｔ Ｃ３及びマ） ＩＪックス線
間容；、ＩＣ４の値の１１算を行なう。
先ずＣ３の値を計算する。第６図は第１配線２０と第２
配線、２２の交叉部３２の拡大図を示し、例えば８ｐｅ
ｌ／ＩａＨの画素密度のとき通常第１配線層１２の配線
巾Ｌ ｔ ＝ ６５μｍ、配線隙間ｔ、＝６９μｍ程度
となシ第２配線層１６の配線巾ｔ２＝１５０μｍ、配線
隙間２ｔ４＝１５０μｍ１絶縁層１４の厚さｄ＝２Ｑμ
ｍ、絶縁層比誘導率ε＝４となる。よって交叉部容量ｃ
３は（１）式にょシＣ３＝６゜εｒ？Ｘ１６７４ ＝８．８５４Ｘ１０ 噌Ｘ４Ｘ６５Ｘ１０−’×１５０
刈ｏ”−’／（２ｏｘ１ｏ″″６）Ｘ１６７４＝２９ｐ
Ｆ となる。
配線、２２の交叉部３２の拡大図を示し、例えば８ｐｅ
ｌ／ＩａＨの画素密度のとき通常第１配線層１２の配線
巾Ｌ ｔ ＝ ６５μｍ、配線隙間ｔ、＝６９μｍ程度
となシ第２配線層１６の配線巾ｔ２＝１５０μｍ、配線
隙間２ｔ４＝１５０μｍ１絶縁層１４の厚さｄ＝２Ｑμ
ｍ、絶縁層比誘導率ε＝４となる。よって交叉部容量ｃ
３は（１）式にょシＣ３＝６゜εｒ？Ｘ１６７４ ＝８．８５４Ｘ１０ 噌Ｘ４Ｘ６５Ｘ１０−’×１５０
刈ｏ”−’／（２ｏｘ１ｏ″″６）Ｘ１６７４＝２９ｐ
Ｆ となる。
又、マトリックス線間容量ｃ４の（２ｍ） 、 （２ｂ
）式におけるＣ４′をめる。
）式におけるＣ４′をめる。
Ｌ）；ｊ配線長
Ｋ（ｋ） 、 Ｋ’（ｋ）はｋを母数とする完全楕円積
分および補数、ε、は基板の比誘導率である。
分および補数、ε、は基板の比誘導率である。
ここに
ヨっテ（３）弐にオイテＡ２＝１５０μｍ 、 ２ｔ４
＝１５０μｍ ｅ Ｌ＝２５０ｔｍｎを代入すると０
４′中１０．Ｆ とな’） （２ａ） ｔ （２ｂ）式にこれを代入して
となる。
＝１５０μｍ ｅ Ｌ＝２５０ｔｍｎを代入すると０
４′中１０．Ｆ とな’） （２ａ） ｔ （２ｂ）式にこれを代入して
となる。
ここで実際の読取シを考えると、１画素当シ１０μＳで
読取るとしてＡ４サイズ（１７２８ビツト ）では１０
μ５Ｘ１７２８ビツト＝１７．２８ｍｓ／１ｉｎｅ の
読取速度となる。この読取速度では、第４図に示す回路
の場合、アンプの性能にも依存するが、およそ第７図に
示すような久方容量ｃＩＮ対出方誤差の関係がシミュレ
ーション及び実験で得られた。
読取るとしてＡ４サイズ（１７２８ビツト ）では１０
μ５Ｘ１７２８ビツト＝１７．２８ｍｓ／１ｉｎｅ の
読取速度となる。この読取速度では、第４図に示す回路
の場合、アンプの性能にも依存するが、およそ第７図に
示すような久方容量ｃＩＮ対出方誤差の関係がシミュレ
ーション及び実験で得られた。
ここで入力容量０１ＮはＣＩ””Ｃ５までのすべての容
量を含めたものである。第７図に示す如く、入力容量Ｃ
ユが増加するにつれて出方誤差の絶対値は直線的に増加
する。
量を含めたものである。第７図に示す如く、入力容量Ｃ
ユが増加するにつれて出方誤差の絶対値は直線的に増加
する。
以上考察した如く、−次元長尺フォトセンサアレイにお
いてマトリックス読出し方式を採用する場合、マ） Ｉ
Ｊックス回路部８の配線部は配線本数及び配線密度の増
加、さらに配線長の増加の結果読み出し線１本当シの分
布容量が増加し７オトセンサの出力誤差が増大する。
いてマトリックス読出し方式を採用する場合、マ） Ｉ
Ｊックス回路部８の配線部は配線本数及び配線密度の増
加、さらに配線長の増加の結果読み出し線１本当シの分
布容量が増加し７オトセンサの出力誤差が増大する。
更に第３図に示す従来例においては、第２配線２２の両
側部の配線２２ ａ ｅ ２２ ｂは片方にしか配線が
存しない為に第（３）式に示すように他の配線部のΣの
線間容量となシ、全体の入力容量が両側部だけ小さくな
るので読み出し線１本当シの分布容量にバラツキが生じ
、フォトセンサの出力誤差にもバラツキが生じ光電変換
読取装置の読取り精度及び読取シ速度に支障をきたした
。
側部の配線２２ ａ ｅ ２２ ｂは片方にしか配線が
存しない為に第（３）式に示すように他の配線部のΣの
線間容量となシ、全体の入力容量が両側部だけ小さくな
るので読み出し線１本当シの分布容量にバラツキが生じ
、フォトセンサの出力誤差にもバラツキが生じ光電変換
読取装置の読取り精度及び読取シ速度に支障をきたした
。
そこで本発明の目的は、光電変換読取装置の読取り精度
及び読取り速度の向上を計り得る１次元長尺フォトセン
サアレイのマトリックス配線板を提供することにある。
及び読取り速度の向上を計り得る１次元長尺フォトセン
サアレイのマトリックス配線板を提供することにある。
前記目的を達成すべく本発明は、絶縁層を介して積層さ
れた配線層と、該配線層どうしを電気的に導通させるス
ルーホールコンタクト部とを有するマトリックス配線板
において、前記配線層の最も外側の配線の両外側にダミ
ー配線を設けたことを特徴とする。
れた配線層と、該配線層どうしを電気的に導通させるス
ルーホールコンタクト部とを有するマトリックス配線板
において、前記配線層の最も外側の配線の両外側にダミ
ー配線を設けたことを特徴とする。
以下図面に基づいて本発明の実施例を具体的かつ詳細に
説明する。
説明する。
第８図は本発明の第１実施例を示し、この第１実施例に
おいては、第２配線層１６に設けられた第２配線２２の
最も外側の配線の両外側にダミー配線３４ａ 、３４ｂ
を設ける。このダミー配線を設けることにより、第２配
線層１６の第２配線２２の線間容量Ｃ４は、全て両隣り
の配線との線間容量（即ち（２ｂ）式で表わされる容量
）となシ、配線分布容量のバラツキを除去できる。これ
によって、出力誤差も各ピットで同様となシ、出力誤差
の補正も簡単罠行なえる。
おいては、第２配線層１６に設けられた第２配線２２の
最も外側の配線の両外側にダミー配線３４ａ 、３４ｂ
を設ける。このダミー配線を設けることにより、第２配
線層１６の第２配線２２の線間容量Ｃ４は、全て両隣り
の配線との線間容量（即ち（２ｂ）式で表わされる容量
）となシ、配線分布容量のバラツキを除去できる。これ
によって、出力誤差も各ピットで同様となシ、出力誤差
の補正も簡単罠行なえる。
第９図は本発明の第２実施例全示し、この第２実施例の
特徴とするところは、ダミー配線３４ａ。
特徴とするところは、ダミー配線３４ａ。
３４ ｂ ｆｆ設けるとともに、第１配線層１２に設け
られた第１配線２０及び第２配線層１６に設けられた第
２配線２２の配線Ｉ１１をスルーホールコンタクト部１
８よシ小さくシ、交叉部３２（第６図）の面積金小さく
し交叉部容量Ｃ３’（ｒ小さくするものである。該交叉
部容量Ｃ３の低下に伴ないＣ１Ｎが減少する為、フォト
センサの出力誤差全低減し得る。
られた第１配線２０及び第２配線層１６に設けられた第
２配線２２の配線Ｉ１１をスルーホールコンタクト部１
８よシ小さくシ、交叉部３２（第６図）の面積金小さく
し交叉部容量Ｃ３’（ｒ小さくするものである。該交叉
部容量Ｃ３の低下に伴ないＣ１Ｎが減少する為、フォト
センサの出力誤差全低減し得る。
以上詳細に説明した如く本発明によれば配線層の最も外
側の配ＰＡの内外１１１１にダミー配線を設けることに
よってフォトセンサの出力誤差のバラツキを除去し得る
。史に配線の幅全スルーホールフンタクト部よシ小さく
すれば交叉部容量も減少でき、これにともなってフォト
センサの出力誤差を低減できる。この為光電変換読取装
置の読取シ梢匹向上及び読取速度の向上を果たすことが
できる。
側の配ＰＡの内外１１１１にダミー配線を設けることに
よってフォトセンサの出力誤差のバラツキを除去し得る
。史に配線の幅全スルーホールフンタクト部よシ小さく
すれば交叉部容量も減少でき、これにともなってフォト
センサの出力誤差を低減できる。この為光電変換読取装
置の読取シ梢匹向上及び読取速度の向上を果たすことが
できる。
第１図は光電変換装置ｔの概略回路図、第２し１及び第
３図は夫々マトリックス配汀壓板の１ｊｊｒ ｊｌｌ＋
ｊし］及び桿Ｙ成図、第４図はマｔ・！Ｊ ノクス回路
部の等価回路図、ａＳ ５図は第４図中の任意のビット
に対する近似的等価回路図、第６図は第１配線層と第２
配線層の交叉部の拡大図、第７図は出力誤差と入力容扉
：の関係を示すグラフ、第８図、第９閲は夫々本発明第
１実施例、ｉ５２実施例に係る第１配ね層と第２配線層
の交叉部の拡大図である。 １図において ９・・・マ） ＩＪワックス線板、１０・・・基板、１
２・・・第１配腺層、１４・・・絶縁層、１６・・・第
２配綜層、１８・・・スルーホールコンタクト部、２０
・・・第１配緑 、２ ２−ｂｙ、２ 配Ｗｚ ３ ４
ａ ｒ ３ ４ ｂ ・・・ ダ ミ − Ｌ′１己
線。 第 １ 図 第 ２ｒＪＪ 第 ３ 図 笥４ 図 第 ５ 図 第 ６ 図 ＠７図 ＋０ ２０ ３０ ４０ ５０ ６０ ＣＩＮ （ＰＦ）
３図は夫々マトリックス配汀壓板の１ｊｊｒ ｊｌｌ＋
ｊし］及び桿Ｙ成図、第４図はマｔ・！Ｊ ノクス回路
部の等価回路図、ａＳ ５図は第４図中の任意のビット
に対する近似的等価回路図、第６図は第１配線層と第２
配線層の交叉部の拡大図、第７図は出力誤差と入力容扉
：の関係を示すグラフ、第８図、第９閲は夫々本発明第
１実施例、ｉ５２実施例に係る第１配ね層と第２配線層
の交叉部の拡大図である。 １図において ９・・・マ） ＩＪワックス線板、１０・・・基板、１
２・・・第１配腺層、１４・・・絶縁層、１６・・・第
２配綜層、１８・・・スルーホールコンタクト部、２０
・・・第１配緑 、２ ２−ｂｙ、２ 配Ｗｚ ３ ４
ａ ｒ ３ ４ ｂ ・・・ ダ ミ − Ｌ′１己
線。 第 １ 図 第 ２ｒＪＪ 第 ３ 図 笥４ 図 第 ５ 図 第 ６ 図 ＠７図 ＋０ ２０ ３０ ４０ ５０ ６０ ＣＩＮ （ＰＦ）
Claims (1)
- （１）絶縁層を介して積層された配線層と、該配線層ど
うしｋ Ｎ、気菌に導通させるスルーホールコンタクト
部とを有するマトリックス配線板において、前記配線Ｊ
Ｃりの最も外側の配線の両件側にダミー配線を設けたこ
とを特徴とするマトリックス配線板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59037338A JPS60183784A (ja) | 1984-03-01 | 1984-03-01 | 配線装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59037338A JPS60183784A (ja) | 1984-03-01 | 1984-03-01 | 配線装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60183784A true JPS60183784A (ja) | 1985-09-19 |
| JPH0329197B2 JPH0329197B2 (ja) | 1991-04-23 |
Family
ID=12494827
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59037338A Granted JPS60183784A (ja) | 1984-03-01 | 1984-03-01 | 配線装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60183784A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63224339A (ja) * | 1987-03-13 | 1988-09-19 | Nec Corp | 集積回路装置 |
| JPH02140934A (ja) * | 1988-11-21 | 1990-05-30 | Nec Corp | 半導体装置 |
| US5302855A (en) * | 1990-09-10 | 1994-04-12 | Canon Kabushiki Kaisha | Contact electrode structure for semiconductor device |
| JP2006206251A (ja) * | 2005-01-27 | 2006-08-10 | Toshiba Elevator Co Ltd | マンコンベアの駆動装置 |
| US8120681B2 (en) | 2008-02-14 | 2012-02-21 | Canon Kabushiki Kaisha | Image sensing apparatus, image sensing apparatus control method, and imaging system |
-
1984
- 1984-03-01 JP JP59037338A patent/JPS60183784A/ja active Granted
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63224339A (ja) * | 1987-03-13 | 1988-09-19 | Nec Corp | 集積回路装置 |
| JPH02140934A (ja) * | 1988-11-21 | 1990-05-30 | Nec Corp | 半導体装置 |
| US5302855A (en) * | 1990-09-10 | 1994-04-12 | Canon Kabushiki Kaisha | Contact electrode structure for semiconductor device |
| JP2006206251A (ja) * | 2005-01-27 | 2006-08-10 | Toshiba Elevator Co Ltd | マンコンベアの駆動装置 |
| US8120681B2 (en) | 2008-02-14 | 2012-02-21 | Canon Kabushiki Kaisha | Image sensing apparatus, image sensing apparatus control method, and imaging system |
| US8878971B2 (en) | 2008-02-14 | 2014-11-04 | Canon Kabushiki Kaisha | Image sensing apparatus, image sensing apparatus control method, and imaging system |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0329197B2 (ja) | 1991-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4395736A (en) | Solid state image pickup | |
| US4592029A (en) | Array apparatus for reading-out a two-dimensional charge image | |
| US5073828A (en) | Photoelectric conversion device | |
| EP0148620B1 (en) | Image sensing device | |
| US4639940A (en) | Charge coupled device with meander channel and elongated, straight, parallel gate electrodes | |
| JPS60183784A (ja) | 配線装置 | |
| KR100261128B1 (ko) | 고체촬상소자 | |
| JPS58105673A (ja) | 影像の記録および読取り装置 | |
| US5115293A (en) | Solid-state imaging device | |
| US4742239A (en) | Line photosensor with crosstalk suppression | |
| US4792671A (en) | Photosensor array having grouped electrodes | |
| EP0231265B1 (en) | Image sensor having normalized areal conductive elements to effect uniform capacitative loading | |
| JPH10163328A (ja) | 半導体集積回路装置 | |
| US4680477A (en) | Contact type document reading device with uniform line-to-line conductor capacitance | |
| US5376811A (en) | Solid-state imaging device which generates difference data at different points of time | |
| JPH061829B2 (ja) | 二次元ｃｃｄイメージセンサ | |
| JPH10163458A (ja) | クロックドライバ回路及び半導体集積回路装置 | |
| JPS60183785A (ja) | 配線装置 | |
| JP3450413B2 (ja) | 固体撮像装置 | |
| JPS60182182A (ja) | マトリツクス配線板 | |
| JP3279094B2 (ja) | イメージセンサ | |
| JPH06268189A (ja) | 固体撮像装置 | |
| JPH07106545A (ja) | 固体撮像素子 | |
| CN121367833A (zh) | 具有减少的混合接合耦合的图像传感器 | |
| JPH04179270A (ja) | 二次元イメージセンサー |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |