JPS6113629A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6113629A JPS6113629A JP59133822A JP13382284A JPS6113629A JP S6113629 A JPS6113629 A JP S6113629A JP 59133822 A JP59133822 A JP 59133822A JP 13382284 A JP13382284 A JP 13382284A JP S6113629 A JPS6113629 A JP S6113629A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- silicon oxide
- smooth
- film
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/069—Manufacture or treatment of conductive parts of the interconnections by forming self-aligned vias or self-aligned contact plugs
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は半導体装置の製造方法に関し、特に半導体基板
上の酸化膜の開孔部の表面段差を平滑にする方法に関す
るものである。
上の酸化膜の開孔部の表面段差を平滑にする方法に関す
るものである。
（従来の技術）
半導体装置において、シリコン基板上のシリコン酸化膜
をマスクとし、不純物の選択拡散を行なうことは一般に
良く知られている。通常、このシリコン酸化膜のマスク
を形成する方法として、フォトリソグラフィ技術が採ら
れ、またシリコン酸化膜の工、チング剤として例えば弗
酸水溶液の様な溶剤が使われている。この様な溶剤によ
るエツチング法は通常ウェットエツチング法と呼ばれて
いるが、シリコン酸化膜等の被膜のエツチングが等方向
に行なわれるため、シリコン酸化膜端部はきシ立った形
状を有する。そのため、アルミニウム等の金属配線がこ
のシリコン酸化膜端の段部を横切る場合１段部において
断線することがある。
をマスクとし、不純物の選択拡散を行なうことは一般に
良く知られている。通常、このシリコン酸化膜のマスク
を形成する方法として、フォトリソグラフィ技術が採ら
れ、またシリコン酸化膜の工、チング剤として例えば弗
酸水溶液の様な溶剤が使われている。この様な溶剤によ
るエツチング法は通常ウェットエツチング法と呼ばれて
いるが、シリコン酸化膜等の被膜のエツチングが等方向
に行なわれるため、シリコン酸化膜端部はきシ立った形
状を有する。そのため、アルミニウム等の金属配線がこ
のシリコン酸化膜端の段部を横切る場合１段部において
断線することがある。
従来、シリコン酸化膜端の段部をなめらかにする方法と
して、■イオンインプランテーシ冒ンまたは不純物拡散
等を行ない、シリコン酸化膜の深さ方向にエツチング速
度の差を有する構造として端部をなめらか圧する方法、
■シリコン酸化膜に弗素プラズマ等を照射し、フォトレ
ジストとの密着性を劣化させて端部をなめらかにする方
法、■エツチング液の組成、温度等を適当に選ぶことに
よシ、フォトレジストとの密着性を劣化させて端部をな
めらかにする方法などが行なわれていた。
して、■イオンインプランテーシ冒ンまたは不純物拡散
等を行ない、シリコン酸化膜の深さ方向にエツチング速
度の差を有する構造として端部をなめらか圧する方法、
■シリコン酸化膜に弗素プラズマ等を照射し、フォトレ
ジストとの密着性を劣化させて端部をなめらかにする方
法、■エツチング液の組成、温度等を適当に選ぶことに
よシ、フォトレジストとの密着性を劣化させて端部をな
めらかにする方法などが行なわれていた。
これらの方法はシリコン酸化膜のエツチングの時に端部
をなめらかにするものであるため、寸法精度が劣ったり
、工程が複雑になったりする欠点があった。
をなめらかにするものであるため、寸法精度が劣ったり
、工程が複雑になったりする欠点があった。
（発明が解決しようとする問題点）
本発明の目的は寸法精度の劣化や工程の複雑化をもたら
すことなく、エツチング端部をなめらかにする半導体装
置の製造方法を得ることにある。
すことなく、エツチング端部をなめらかにする半導体装
置の製造方法を得ることにある。
（問題点を解決するための手段）
本発明によれば、シリコン酸化膜を等方的にエツチング
し、不純物の導入を行なった後に、シリコン酸化膜をお
およそ７０チないし５０％の厚さに一様にエツチングを
行ない、その後さらに熱酸化法によシリコン酸化膜を成
長させることを特徴としている。
し、不純物の導入を行なった後に、シリコン酸化膜をお
およそ７０チないし５０％の厚さに一様にエツチングを
行ない、その後さらに熱酸化法によシリコン酸化膜を成
長させることを特徴としている。
（実施例）
以下１図面を用いて本発明の一実施例をより詳細に説明
する。
する。
第り図（ａ）〜（Ｃ）は本発明の一実施例の製造工程に
従う半導体装置の断面図である。まず、第１図（ａｌに
示す様にシリコン基板ｌ上のシリコン酸化膜２をフォト
レジスト等をマスクとして、バッ７アード弗酸等により
等方的にエツチングし、パターンを形成する。次に、こ
のシリコン酸化膜をマスクとし、不純物を導入し、領域
３を形成した後、シリコン酸化膜２をその厚さのおおよ
そ６０チ程度一様にエツチングする。これを第１図（ｂ
ｌに示す。
従う半導体装置の断面図である。まず、第１図（ａｌに
示す様にシリコン基板ｌ上のシリコン酸化膜２をフォト
レジスト等をマスクとして、バッ７アード弗酸等により
等方的にエツチングし、パターンを形成する。次に、こ
のシリコン酸化膜をマスクとし、不純物を導入し、領域
３を形成した後、シリコン酸化膜２をその厚さのおおよ
そ６０チ程度一様にエツチングする。これを第１図（ｂ
ｌに示す。
この時、エツチング後のシリコン酸化膜２の端部の段差
は若干平滑になっており、エツチングする膜厚に従って
よシ平滑になる。その後、シリコン基板を熱酸化し所定
のシリコン酸化膜を形成する。
は若干平滑になっており、エツチングする膜厚に従って
よシ平滑になる。その後、シリコン基板を熱酸化し所定
のシリコン酸化膜を形成する。
これを第１図（Ｃ）に示す。この時、シリコン酸化膜端
部の段差はさらに平滑になっている。
部の段差はさらに平滑になっている。
（発明の効果）
以上、述べた二うに本発明では１等方性エツチングでシ
リコン酸化膜にパターンを形成するので。
リコン酸化膜にパターンを形成するので。
寸法精度が良くひいては電気特性の良好な半導体装置が
製造可能である。また一般的な製造工程に一工程追加す
るだけでシリコン酸化膜表面を平滑にすることができ、
金属配線形成後の段部での段線を除去できる究め１歩留
の向上が可能である。
製造可能である。また一般的な製造工程に一工程追加す
るだけでシリコン酸化膜表面を平滑にすることができ、
金属配線形成後の段部での段線を除去できる究め１歩留
の向上が可能である。
第１図（ａ）乃至（Ｃ１は本発明の一実施例を工程順に
示す半導体装置の断面図である。 」・・・・・・シリコン基板、２・・・・・・シリコン
酸化膜。 ３・・・・・・不純物拡散領域。 第１ 面
示す半導体装置の断面図である。 」・・・・・・シリコン基板、２・・・・・・シリコン
酸化膜。 ３・・・・・・不純物拡散領域。 第１ 面
Claims (1)
- 表面にシリコン酸化膜を有するシリコン基板の前記シ
リコン酸化膜に窓開けする工程と、該窓開け領域に不純
物を導入する工程と、その後、前記シリコン酸化膜をそ
の厚さのおおよそ５０％ないし７０％の厚さに一様にエ
ッチングする工程と、しかる後該シリコン基板を熱酸化
し、シリコン酸化膜を成長させる工程とを含むことを特
徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59133822A JPS6113629A (ja) | 1984-06-28 | 1984-06-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59133822A JPS6113629A (ja) | 1984-06-28 | 1984-06-28 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6113629A true JPS6113629A (ja) | 1986-01-21 |
Family
ID=15113845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59133822A Pending JPS6113629A (ja) | 1984-06-28 | 1984-06-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6113629A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5550641A (en) * | 1978-10-05 | 1980-04-12 | Nec Corp | Semiconductor device |
| JPS56148826A (en) * | 1980-04-21 | 1981-11-18 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS57202735A (en) * | 1981-06-09 | 1982-12-11 | Nec Corp | Manufacture of integrated circuit device |
-
1984
- 1984-06-28 JP JP59133822A patent/JPS6113629A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5550641A (en) * | 1978-10-05 | 1980-04-12 | Nec Corp | Semiconductor device |
| JPS56148826A (en) * | 1980-04-21 | 1981-11-18 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS57202735A (en) * | 1981-06-09 | 1982-12-11 | Nec Corp | Manufacture of integrated circuit device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4857477A (en) | Process for fabricating a semiconductor device | |
| JPH036820A (ja) | 窒化シリコンの差別的エッチング | |
| US5512509A (en) | Method for forming an isolation layer in a semiconductor device | |
| US5338703A (en) | Method for producing a recessed gate field effect transistor | |
| EP0120614B1 (en) | Method of manufacturing a semiconductor device having isolation regions | |
| JPS6113629A (ja) | 半導体装置の製造方法 | |
| JPS5912021B2 (ja) | 半導体装置の製造方法 | |
| JPH03278543A (ja) | 電界効果トランジスタの製造方法 | |
| JPS6213047A (ja) | 半導体装置の製造方法 | |
| JP2705187B2 (ja) | 半導体素子製造方法 | |
| JPS60240131A (ja) | 半導体装置の製造方法 | |
| JPH08274078A (ja) | エッチング方法 | |
| JPH02262321A (ja) | 半導体装置の製造方法 | |
| JPS60128635A (ja) | 素子分離領域の形成方法 | |
| JPS6279625A (ja) | 半導体装置の製造方法 | |
| JPS6279677A (ja) | 半導体装置の製造方法 | |
| JPS6271247A (ja) | 半導体装置の製造方法 | |
| JPH01244636A (ja) | 半導体装置の製造方法 | |
| JPH06275576A (ja) | 半導体装置の製造方法 | |
| JPS583230A (ja) | 半導体装置の製造方法 | |
| JPH01258471A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH01169941A (ja) | 半導体集積回路における素子分離領域の形成方法 | |
| JPS6194327A (ja) | 半導体素子の製造方法 | |
| JPS5940291B2 (ja) | 半導体装置の製造方法 | |
| JPS63252448A (ja) | 半導体装置の製造方法 |