JPS601974A - 変倍回路 - Google Patents
変倍回路Info
- Publication number
- JPS601974A JPS601974A JP58108981A JP10898183A JPS601974A JP S601974 A JPS601974 A JP S601974A JP 58108981 A JP58108981 A JP 58108981A JP 10898183 A JP10898183 A JP 10898183A JP S601974 A JPS601974 A JP S601974A
- Authority
- JP
- Japan
- Prior art keywords
- data
- variable power
- uniform level
- scaling
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/387—Composing, repositioning or otherwise geometrically modifying originals
- H04N1/393—Enlarging or reducing
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Controls And Circuits For Display Device (AREA)
- Image Processing (AREA)
- Document Processing Apparatus (AREA)
- Editing Of Facsimile Originals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術利用分野
本発明はデジタル２値画像データの変倍回路に関する。
従来技術
オペレータがキーボードから入力した文字情報やスキャ
ナ等からの画像データを編槃し、一枚の文章を作成する
時、全体のバラシス等のため画像データを拡大したり縮
小したりする必要が生ずる場合がある。
ナ等からの画像データを編槃し、一枚の文章を作成する
時、全体のバラシス等のため画像データを拡大したり縮
小したりする必要が生ずる場合がある。
画像データの拡大・縮小はラフ１−ウェアにより画像デ
ータ蓄精用のメモリ内容を拡大・縮小することも可能で
あるが、この方法は非常に時間がかかる。そこで、拡大
・縮小機能をハードウェアで実現することにより拡大・
縮小処理時間の短縮ｆヒを図っている。
ータ蓄精用のメモリ内容を拡大・縮小することも可能で
あるが、この方法は非常に時間がかかる。そこで、拡大
・縮小機能をハードウェアで実現することにより拡大・
縮小処理時間の短縮ｆヒを図っている。
たとえば、２倍に拡大する場合は、第１図（ａ）に示す
ようなデジタル２１直画像の生データを変倍回路に送り
、主走査方向１ラインの同一画素からのデータを２回サ
ンプリンタし、副走査方向では同一ラインを２回出力す
ることで第２図に示ずような２倍に拡大された画素デー
タを得ている１、また、ｌ／２に縮小する場合は、第１
ｆＭＩ（ａ）に示すようなデジタル２値画伶データを変
倍回路に送り、主走査方向１ラインのデータを１画ヌ（
おさにサンプリングし、副走査方向では」−記操作を１
ラインおきに実行し他のライン上のデータは捨てている
。このようにして変倍処理を行っているが、現在、高解
像度化が進みデータ量が増大する傾向にあり、データ量
の増化による処理時間の遅延に対しては高速ＩＣにより
ｔＪ処している。しかし、それにも限度がある。
ようなデジタル２１直画像の生データを変倍回路に送り
、主走査方向１ラインの同一画素からのデータを２回サ
ンプリンタし、副走査方向では同一ラインを２回出力す
ることで第２図に示ずような２倍に拡大された画素デー
タを得ている１、また、ｌ／２に縮小する場合は、第１
ｆＭＩ（ａ）に示すようなデジタル２値画伶データを変
倍回路に送り、主走査方向１ラインのデータを１画ヌ（
おさにサンプリングし、副走査方向では」−記操作を１
ラインおきに実行し他のライン上のデータは捨てている
。このようにして変倍処理を行っているが、現在、高解
像度化が進みデータ量が増大する傾向にあり、データ量
の増化による処理時間の遅延に対しては高速ＩＣにより
ｔＪ処している。しかし、それにも限度がある。
目 的
本発明の目的は、上記のような従来技術の欠点を改善し
、画像データの特徴を利用して高速変倍処理を行う画像
データの変倍回路を提供することにある。
、画像データの特徴を利用して高速変倍処理を行う画像
データの変倍回路を提供することにある。
構成
以下、本発明の構成番−実旅例により説明する。
第２図は、変倍回路を有する画像システムのブロック図
である。
である。
白黒の２値画像としての画像データが、スキャナ等の入
力装置５からバス８を介してシステム内に入ってくる。
力装置５からバス８を介してシステム内に入ってくる。
その画像データは画像データ用ピッ１−マツプメモリ上
３に展開される。この画像データとその他のファイル（
グラフインクデータやキャラクタコードデータ等から成
る）とを編集する際、画像データを変倍（拡大・縮小）
させる必要が生じた場合は変倍回路により変倍処理し、
変倍処理を含む編集結果はディスプレイ４、プリンタ等
の出力装置６に出力される。こ、ＩＬら一連の処理は、
ＣＰＵＩがシステムメモリ２によりバス８を介して制御
する。
３に展開される。この画像データとその他のファイル（
グラフインクデータやキャラクタコードデータ等から成
る）とを編集する際、画像データを変倍（拡大・縮小）
させる必要が生じた場合は変倍回路により変倍処理し、
変倍処理を含む編集結果はディスプレイ４、プリンタ等
の出力装置６に出力される。こ、ＩＬら一連の処理は、
ＣＰＵＩがシステムメモリ２によりバス８を介して制御
する。
次に、通常の変倍処理について説明する。
第３図は本発明が適用される変倍回路の一例を示す図で
ある。８はシステム内のバス、９ば入力データラインバ
ッファ、］、Ｏはコントローラ、１１は出力データライ
ンバッファである。ここで、システム内に送られてくる
画作デ〜りの主走査方向ｌライン分、入力データライン
バッファ９、および出力データラインバッファ１１のビ
ット・数は、バス８のピッ１へ数、またはその整数倍に
対応し、ている。
ある。８はシステム内のバス、９ば入力データラインバ
ッファ、］、Ｏはコントローラ、１１は出力データライ
ンバッファである。ここで、システム内に送られてくる
画作デ〜りの主走査方向ｌライン分、入力データライン
バッファ９、および出力データラインバッファ１１のビ
ット・数は、バス８のピッ１へ数、またはその整数倍に
対応し、ている。
まず、ＣＰ Ｕ Ｉからコントロール１ｏに変倍率およ
び変倍後の主走査方向１ライン分のデータ環を知らせて
くる。そして、システムがら変倍回路に画像データが送
られてくると、コントローラＪ０は入力データラインバ
ソファ９、および出力データラインバッファ１１のア）
〜レスおよびリード／ライ１へを上記変倍率に応じてコ
ン１−ロールする。
び変倍後の主走査方向１ライン分のデータ環を知らせて
くる。そして、システムがら変倍回路に画像データが送
られてくると、コントローラＪ０は入力データラインバ
ソファ９、および出力データラインバッファ１１のア）
〜レスおよびリード／ライ１へを上記変倍率に応じてコ
ン１−ロールする。
第４図は、そのコン１−ロールタイミングを示している
。第４図（ａ）は、２倍に拡大する場合のコントロール
タイミングである。すなわち、入力データラインバッフ
ァ９に送られてきた画像データ （生データ）を出カデ
ータラインバッファ１１１；書き込む際に、入カデータ
ラインハンフ７・９の１ビット分のデータを出カデータ
ラインバッファ１１の２ピツ１〜に渡って書き込むこと
により人力データラインバッファ９の生データを２回サ
ンプリングすることで主走査方向に２倍拡大する。副走
査方向の拡大は、Ｌ記拡大されたデータを出カデータラ
インバンファ１１に２回書き込むことにより行う。
。第４図（ａ）は、２倍に拡大する場合のコントロール
タイミングである。すなわち、入力データラインバッフ
ァ９に送られてきた画像データ （生データ）を出カデ
ータラインバッファ１１１；書き込む際に、入カデータ
ラインハンフ７・９の１ビット分のデータを出カデータ
ラインバッファ１１の２ピツ１〜に渡って書き込むこと
により人力データラインバッファ９の生データを２回サ
ンプリングすることで主走査方向に２倍拡大する。副走
査方向の拡大は、Ｌ記拡大されたデータを出カデータラ
インバンファ１１に２回書き込むことにより行う。
第４図（１））は１／２に縮小する場合のコントロール
タイミングである。この場合は、入力データラインバッ
ファ９の１ピッ１−おきのデータを出力データラインバ
ッファ１１に書き込み、入力データラインバッファ９の
データを１ピノ１−おきにサンプリングすることで主走
査方向に１／２に縮小する。副走査方向の縮小は、主走
査方向２ラインロの生データを捨て、３ライン目の生デ
ータに対して同様の縮小操作を行う。
タイミングである。この場合は、入力データラインバッ
ファ９の１ピッ１−おきのデータを出力データラインバ
ッファ１１に書き込み、入力データラインバッファ９の
データを１ピノ１−おきにサンプリングすることで主走
査方向に１／２に縮小する。副走査方向の縮小は、主走
査方向２ラインロの生データを捨て、３ライン目の生デ
ータに対して同様の縮小操作を行う。
ところで、画像データの主走査方向１ライン分には、そ
の性質上、均一レベルのものがかなり有り、均一レベル
のデータは、変倍ブロックが小さければ小さいほど多く
なる。一方、均一レベルのデータは、変倍しても変倍前
後でパターンが変わらない。したがって、均一レベルの
画像データは、変倍処理を省き直ちにそのデータをシス
テムに返すひとにより、変倍処理時間を’Ｅｆ、縮する
ことができる。
の性質上、均一レベルのものがかなり有り、均一レベル
のデータは、変倍ブロックが小さければ小さいほど多く
なる。一方、均一レベルのデータは、変倍しても変倍前
後でパターンが変わらない。したがって、均一レベルの
画像データは、変倍処理を省き直ちにそのデータをシス
テムに返すひとにより、変倍処理時間を’Ｅｆ、縮する
ことができる。
第５図は、均一レベル検出回路の一例を示す図である。
バス８のピッ１〜数に応じた並列の入力データ （”
］ ”は黒、１１０１．＋は白を示すものとする）をＯ
Ｒ回路１２を介してフリップフロップ１３のＪ入力に入
れ、フリップフロップ１３をストローブパルスＳＴＢで
ストローブすると、入力データが白（”Ｏ”）の均一レ
ベルか否かがフリップフロップ】３のＱ出力で判定でき
る。すなわち、フリップフロップ１３のＱ出力が” ｏ
”であればオール白の均一レベルであり、” Ｉ ”
であれば白の均一レベルではないことを示す。同様に、
黒（” １ ”）の均一レベルも、並列の入力データを
ＮＡＮＤ回路１４に入力し、フリップフロップ１５の、
Ｊ入力をストローブパルスＳ Ｔ Ｂてストローブし、
そのＱ出力が１１０ Ｈであれはオール黒だと判定する
ことができる。
］ ”は黒、１１０１．＋は白を示すものとする）をＯ
Ｒ回路１２を介してフリップフロップ１３のＪ入力に入
れ、フリップフロップ１３をストローブパルスＳＴＢで
ストローブすると、入力データが白（”Ｏ”）の均一レ
ベルか否かがフリップフロップ】３のＱ出力で判定でき
る。すなわち、フリップフロップ１３のＱ出力が” ｏ
”であればオール白の均一レベルであり、” Ｉ ”
であれば白の均一レベルではないことを示す。同様に、
黒（” １ ”）の均一レベルも、並列の入力データを
ＮＡＮＤ回路１４に入力し、フリップフロップ１５の、
Ｊ入力をストローブパルスＳ Ｔ Ｂてストローブし、
そのＱ出力が１１０ Ｈであれはオール黒だと判定する
ことができる。
このようにして均一レベルか判明したら、コントローラ
】Ｏによる変倍処理を行わすに入力データと同じレベル
のデータを変倍率に応した量たけシステムに返せばよい
。
】Ｏによる変倍処理を行わすに入力データと同じレベル
のデータを変倍率に応した量たけシステムに返せばよい
。
第６図は本発明の一実施例による画像データの変倍回路
の構成図であり、第７図はそのフローチャートである。
の構成図であり、第７図はそのフローチャートである。
従来技術と異なる点は、均一レベル検出回路（オール白
検出部＝ＯＲ回ｐ′Ｂ ＋ ２とフリップフロップＩ３
、オール黒検出部：ＮＡＮＤ回路１４とフリップフロッ
プ１５）と、オール自発生回路１６と、オール黒発生回
路１７とか設けられている点てあ 以下、本回路による画像データ変倍処理を第６図、およ
び第７図に基づいて説明する。
検出部＝ＯＲ回ｐ′Ｂ ＋ ２とフリップフロップＩ３
、オール黒検出部：ＮＡＮＤ回路１４とフリップフロッ
プ１５）と、オール自発生回路１６と、オール黒発生回
路１７とか設けられている点てあ 以下、本回路による画像データ変倍処理を第６図、およ
び第７図に基づいて説明する。
まず、コントローラ１０により均一レベル検出用のフリ
ップフロップ１３・１５をクリア信号ＯＬ、 Ｒにより
クリアする。やがて、ＣＰＴ、Ｊ ｌからコン１−ロー
ラ１０に変倍率を知らせてくる（７０１）。また、ＣＰ
ＵＩは変倍率に応じた主走査方向１ライン分のデータ量
もコントローラ］０に通知する（７０２）。
ップフロップ１３・１５をクリア信号ＯＬ、 Ｒにより
クリアする。やがて、ＣＰＴ、Ｊ ｌからコン１−ロー
ラ１０に変倍率を知らせてくる（７０１）。また、ＣＰ
ＵＩは変倍率に応じた主走査方向１ライン分のデータ量
もコントローラ］０に通知する（７０２）。
次に、入力データラインバッファ９に主走査方向１ライ
ン分のデータを送ってくる（７０３）。
ン分のデータを送ってくる（７０３）。
実際に変倍処理する前に、画像データが均一であるか否
かを判定するため、ストローブパルスＳ′ＦＢによりＯ
Ｒ回路１２およびＮＡＮＤ回路］、／ｌの出力をそれぞ
れフリップフロップ１３および１５に入力する（７０４
）。フリップフロップ１３およびフリップフロップ１５
の出力Ｑにより、入力データラインバンファ９に送られ
てきた主走査方向１ライン分のデータが均一であるか否
かを判定する（７０５）。すなわち、フリップフロップ
１３の出力Ｑが” ｏ ”であれは上記データがオール
白であることを示し、フリップフロップ１５の出力Ｑが
” ｏ ”であれはオール黒であることを示している。
かを判定するため、ストローブパルスＳ′ＦＢによりＯ
Ｒ回路１２およびＮＡＮＤ回路］、／ｌの出力をそれぞ
れフリップフロップ１３および１５に入力する（７０４
）。フリップフロップ１３およびフリップフロップ１５
の出力Ｑにより、入力データラインバンファ９に送られ
てきた主走査方向１ライン分のデータが均一であるか否
かを判定する（７０５）。すなわち、フリップフロップ
１３の出力Ｑが” ｏ ”であれは上記データがオール
白であることを示し、フリップフロップ１５の出力Ｑが
” ｏ ”であれはオール黒であることを示している。
判定結果がオール白、またはオール黒の場合は、コント
ローラ１０はバス８を介してＣＰＵＩに１ライン分の変
倍処理の終了をケ■らせるとともに、セレク１−２、ま
たはセレクト３により、オール白発生器１６またはオー
ル黒発生４１′Ｆ＋７からオール白またはオール黒のデ
ータをｖｉｊ記変倍変倍率じた旦だけ発生させ、これを
ＣＩ）Ｕ Ｉの読み込みタイミングに合わせてシステ１
１に返す（７０６）。
ローラ１０はバス８を介してＣＰＵＩに１ライン分の変
倍処理の終了をケ■らせるとともに、セレク１−２、ま
たはセレクト３により、オール白発生器１６またはオー
ル黒発生４１′Ｆ＋７からオール白またはオール黒のデ
ータをｖｉｊ記変倍変倍率じた旦だけ発生させ、これを
ＣＩ）Ｕ Ｉの読み込みタイミングに合わせてシステ１
１に返す（７０６）。
判定の結果、主走査方向Ｉライン分のデータが均一−レ
ベルでない場合は、コン１−ローラ１０は入カデータラ
インバッファ９、および出力データラインバッファ１１
に対して通常の変倍処理を行い（７０７）、変倍データ
を出力子−タライン八ソファ１１に蓄積する。その後、
１ライン分の変倍処理終了をコンＩ−ローラ１０により
ＣＰ Ｕ ］、 ｔ、こ知らぜ、ＣＰＵＩの読み込みタ
イミングに合わせてセレクト１により変倍データをシス
テムに返す（７０８）。
ベルでない場合は、コン１−ローラ１０は入カデータラ
インバッファ９、および出力データラインバッファ１１
に対して通常の変倍処理を行い（７０７）、変倍データ
を出力子−タライン八ソファ１１に蓄積する。その後、
１ライン分の変倍処理終了をコンＩ−ローラ１０により
ＣＰ Ｕ ］、 ｔ、こ知らぜ、ＣＰＵＩの読み込みタ
イミングに合わせてセレクト１により変倍データをシス
テムに返す（７０８）。
以」二の操作を変倍率に対応して選択される各ラインに
ついて行う。
ついて行う。
なお、上記説明においては、主走査方向１う・（ンごと
に均一レベル検出を行ったが、変倍領域を複数ブロック
に分割し、ぞの領域内のすへてのデータを一括して均一
レベル検出を行うことも可能である。
に均一レベル検出を行ったが、変倍領域を複数ブロック
に分割し、ぞの領域内のすへてのデータを一括して均一
レベル検出を行うことも可能である。
効果
以上説明したように、本発明によれは、変イｉ３回路に
送られてくる画像データは均一レベルのものを多く含み
、この均一レベルの画像データは変イ１１前後でパター
ンが不変であり、変倍後は単にデータ量だ【づが変わる
という特徴を利用して、被変倍データが変倍回路に送ら
れてくる際に均一し・〈ルであるか否かを判定し、均一
し・＼ルの場合には変倍処理を省略し、直ちに均一レベ
ルのデータを変倍率に応した量だけシステ１１に返すこ
とにより、変倍処理の高速化を図ることができる。
送られてくる画像データは均一レベルのものを多く含み
、この均一レベルの画像データは変イ１１前後でパター
ンが不変であり、変倍後は単にデータ量だ【づが変わる
という特徴を利用して、被変倍データが変倍回路に送ら
れてくる際に均一し・〈ルであるか否かを判定し、均一
し・＼ルの場合には変倍処理を省略し、直ちに均一レベ
ルのデータを変倍率に応した量だけシステ１１に返すこ
とにより、変倍処理の高速化を図ることができる。
第１図は画像データ変倍処理の・ｆメージを示す図、第
２図は本発明が適用される画像システムのブロック図、
第３図は本発明が適用される変倍回路の一例を示す図、
第４図は第３図のコントロールタイミングを示す図、第
５図は本発明の一実施例による均一レベル検出回路を示
す図、第６図は本発明の一実施例による変倍回路の全体
ブロック図、第７図は第６図のフローチＡ・−トである
。 ８；ハス、９：入力データラインバッファ、１０：、コ
ントロール、］１：、出力データラインバソファ、１２
：ＯＲ回路、１３．１５：フリツプフロツプ、１．４：
ＮＡＮＤ＠路 第 １ 図 １走査方向（ｘ） 第２図
２図は本発明が適用される画像システムのブロック図、
第３図は本発明が適用される変倍回路の一例を示す図、
第４図は第３図のコントロールタイミングを示す図、第
５図は本発明の一実施例による均一レベル検出回路を示
す図、第６図は本発明の一実施例による変倍回路の全体
ブロック図、第７図は第６図のフローチＡ・−トである
。 ８；ハス、９：入力データラインバッファ、１０：、コ
ントロール、］１：、出力データラインバソファ、１２
：ＯＲ回路、１３．１５：フリツプフロツプ、１．４：
ＮＡＮＤ＠路 第 １ 図 １走査方向（ｘ） 第２図
Claims (1)
- （１）変信・を情報と、変倍後のデータ量情報とを受け
、これら変倍率情報とデータ量情報とに基づいてデジタ
ル２値画ｆ敞データを変倍処理する変倍回路において、
前記デジタル２値画像データが均一レベルであるか否か
を検出する手段と、該手段による検出結果が均一レベル
の時、前記変倍回路による変倍処理を省さ、直ちに前記
Ｌ／−＼ルのデータを１）η記データ量だけ変１８粕果
として出力する手段とを設けたことを特徴とする変ｆさ
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58108981A JPS601974A (ja) | 1983-06-17 | 1983-06-17 | 変倍回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58108981A JPS601974A (ja) | 1983-06-17 | 1983-06-17 | 変倍回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS601974A true JPS601974A (ja) | 1985-01-08 |
| JPH0465582B2 JPH0465582B2 (ja) | 1992-10-20 |
Family
ID=14498550
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58108981A Granted JPS601974A (ja) | 1983-06-17 | 1983-06-17 | 変倍回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS601974A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61251897A (ja) * | 1985-04-30 | 1986-11-08 | フアナツク株式会社 | 画像処理装置 |
-
1983
- 1983-06-17 JP JP58108981A patent/JPS601974A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61251897A (ja) * | 1985-04-30 | 1986-11-08 | フアナツク株式会社 | 画像処理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0465582B2 (ja) | 1992-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6131489B2 (ja) | ||
| JPS60258792A (ja) | ダイナミツクｒａｍ | |
| JPH0465582B2 (ja) | ||
| JPH06303366A (ja) | ビデオインタフェース | |
| JPH088514B2 (ja) | ディジタル相関装置 | |
| JP2588758B2 (ja) | 画像縮小装置及び方法 | |
| JP2777189B2 (ja) | 立体影付加処理装置 | |
| KR100438161B1 (ko) | 스캐닝장치 | |
| JPH0636028A (ja) | ヒストグラム作成装置 | |
| JP2761249B2 (ja) | 画素密度変換パルス生成装置 | |
| KR920009762B1 (ko) | 단말기의 표시문자 제어장치 | |
| JPS607265A (ja) | イメ−ジ処理装置 | |
| KR920003268B1 (ko) | 어드레스 발생 시스템 | |
| JP2700650B2 (ja) | ビデオ信号生成回路 | |
| JP2969930B2 (ja) | 画像処理装置のラインメモリ | |
| JP2596398B2 (ja) | ファクシミリ装置 | |
| JPS62221275A (ja) | 拡大・縮小可能な画像処理システム | |
| JPS5924584B2 (ja) | 原稿読取方式 | |
| JPH08195681A (ja) | データ圧縮装置及びデータ伸長装置 | |
| JP2614342B2 (ja) | 挿入ソート装置 | |
| JPH04301485A (ja) | 画像処理装置 | |
| JPH04100376A (ja) | 画像編集装置 | |
| JPS617769A (ja) | イメ−ジメモリ書き込み制御方式 | |
| JPS59175282A (ja) | 画像デ−タ圧縮装置 | |
| JPH07220466A (ja) | メモリアクセス制御装置 |