JPS6020228A - キ−入力方式 - Google Patents
キ−入力方式Info
- Publication number
- JPS6020228A JPS6020228A JP58127769A JP12776983A JPS6020228A JP S6020228 A JPS6020228 A JP S6020228A JP 58127769 A JP58127769 A JP 58127769A JP 12776983 A JP12776983 A JP 12776983A JP S6020228 A JPS6020228 A JP S6020228A
- Authority
- JP
- Japan
- Prior art keywords
- key
- signal
- output
- decoder
- video
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Input From Keyboards Or The Like (AREA)
- Digital Computer Display Output (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はビデオ表示機能を備えた情報処理機器における
キー人力方式に関する。
キー人力方式に関する。
従来、例えばパーソナルコンピュータ、ビデオデーム等
のビデオ表示機能を備えた情報処理機器では、キー人力
部をサンプリングする場合、キーエンコーダを使用して
キー人力用のタイミング信号を独自に発生するようにし
ている。しかしながら、上記従来のように片−入力部専
用のエンコーダを設けてタイミング信号を発生させるの
では、コストが＾くなるという問題がある。
のビデオ表示機能を備えた情報処理機器では、キー人力
部をサンプリングする場合、キーエンコーダを使用して
キー人力用のタイミング信号を独自に発生するようにし
ている。しかしながら、上記従来のように片−入力部専
用のエンコーダを設けてタイミング信号を発生させるの
では、コストが＾くなるという問題がある。
本発明は上記の点に鑑みてなされたもので、キーエンコ
ーダを使用することなくキー人力処理を確実に行なうこ
とができ、コストの低下を計り得るキー人力方式を提供
することを目的とする。
ーダを使用することなくキー人力処理を確実に行なうこ
とができ、コストの低下を計り得るキー人力方式を提供
することを目的とする。
以下図面を参照して本発明の一実施例を説明する。まず
、第１図によりシステム全体の概略構成について説明す
る。第１図において１はＣＰＵで、このＣＰＵ Ｊには
キー人力部２が接続されると共に、共有バス３を介して
ビデオ制御回路４が接続されている。また、共有パス３
にはＲＡＭ ５及びＲＯＭ ６が接続されている。そし
て、上記ビデオ制御回路４にはビデオ回路７が接続され
、このビデオ回路７によってＣＲＴ表示部８が表示制御
される。
、第１図によりシステム全体の概略構成について説明す
る。第１図において１はＣＰＵで、このＣＰＵ Ｊには
キー人力部２が接続されると共に、共有バス３を介して
ビデオ制御回路４が接続されている。また、共有パス３
にはＲＡＭ ５及びＲＯＭ ６が接続されている。そし
て、上記ビデオ制御回路４にはビデオ回路７が接続され
、このビデオ回路７によってＣＲＴ表示部８が表示制御
される。
次に第２図によｐ上記キー人力部２及びビデオ制御回路
４の主要部の詳細について説明する。
４の主要部の詳細について説明する。
キー人力部２は、バッファ１１、デコーダ１２、キーデ
ートノ３、バッファ１４、Ｉ１０デコーダ１５からなっ
ている。このＩ１０デコーダ１５は、ＣＰＵ １から共
用パス３を介して与えられるデータをデコードして出力
ラインノ５ａ、ノ５ｂよシバッファ１１．１４に読込み
指令を与える。
ートノ３、バッファ１４、Ｉ１０デコーダ１５からなっ
ている。このＩ１０デコーダ１５は、ＣＰＵ １から共
用パス３を介して与えられるデータをデコードして出力
ラインノ５ａ、ノ５ｂよシバッファ１１．１４に読込み
指令を与える。
バッファ１１はＣＰＵ １からのデータを読込んでデコ
ーダ１２によシキーサンプリング信号を発生させてキー
ボード１３に供給する。そして、キー操作に応じてキー
ボード１３から出力され“る信号は、バッファ１４を介
してＣＰＵ Ｉへ送られる。
ーダ１２によシキーサンプリング信号を発生させてキー
ボード１３に供給する。そして、キー操作に応じてキー
ボード１３から出力され“る信号は、バッファ１４を介
してＣＰＵ Ｉへ送られる。
また、２１はビデオ制御回路４内に設けられる制御回路
で、ＣＰＵ Ｊから共用パス３を介して送られてくる信
号に従って動作し、ビデオカウンタ２２をクロックツや
ルスを与える。」二配ビデオカウンタ２２は、例えば２
６２進のカウンタで、そのカウント出力はバッファ２３
及びデコーダ２４．２５へ送られる。上記ノクッフ丁２
３は共用パス３に接続されており、第１図のＲＡＭ５
、 ＲＯＭ ６から読出されるデータを一時記憶してビ
デオ回路７へ出力する。デコーダ２４は、ビデオカウン
タ２２のカウント値に応じて水平同期信号、垂直同期信
号を発生し、ビデオ回路？へ与える。また、デコーダ２
５は、出力ライン２５ａ、２５ｂを備え、出力ライン２
５ａからはビデオカウンタ２２のカウント値がｒ１９２
Ｊ〜ｒ２６１Ｊの範囲、つまシ垂諦同期信号が出力され
る前後において、一定間隔で１６個の・Ｐルス信号を出
力し、出力ライン２５ｂからは上記ノ４ルス信号の１６
個目のタイミングで１個のノＰルス信号を出力する。そ
して、上記デコーダ２５の出力ライン２５＆ 、２５ｂ
から出力されるパルス信号は、割込み発生回路例えばフ
リツノフロップ２６．２７のセット端子Ｓへそれぞれ入
力される。上記フリップフロップ２６．２７の出力信号
は、ＣＰＵ １へ割込み信号ｌＮＴａ 、 ｌＮＴｂと
して送られる。上記、フリツノフロップ２６゜２７は、
上記Ｉ１０デコーダ１５の出力ライン１５＆、１５ｂか
ら出力される信号によってリセットされる。
で、ＣＰＵ Ｊから共用パス３を介して送られてくる信
号に従って動作し、ビデオカウンタ２２をクロックツや
ルスを与える。」二配ビデオカウンタ２２は、例えば２
６２進のカウンタで、そのカウント出力はバッファ２３
及びデコーダ２４．２５へ送られる。上記ノクッフ丁２
３は共用パス３に接続されており、第１図のＲＡＭ５
、 ＲＯＭ ６から読出されるデータを一時記憶してビ
デオ回路７へ出力する。デコーダ２４は、ビデオカウン
タ２２のカウント値に応じて水平同期信号、垂直同期信
号を発生し、ビデオ回路？へ与える。また、デコーダ２
５は、出力ライン２５ａ、２５ｂを備え、出力ライン２
５ａからはビデオカウンタ２２のカウント値がｒ１９２
Ｊ〜ｒ２６１Ｊの範囲、つまシ垂諦同期信号が出力され
る前後において、一定間隔で１６個の・Ｐルス信号を出
力し、出力ライン２５ｂからは上記ノ４ルス信号の１６
個目のタイミングで１個のノＰルス信号を出力する。そ
して、上記デコーダ２５の出力ライン２５＆ 、２５ｂ
から出力されるパルス信号は、割込み発生回路例えばフ
リツノフロップ２６．２７のセット端子Ｓへそれぞれ入
力される。上記フリップフロップ２６．２７の出力信号
は、ＣＰＵ １へ割込み信号ｌＮＴａ 、 ｌＮＴｂと
して送られる。上記、フリツノフロップ２６゜２７は、
上記Ｉ１０デコーダ１５の出力ライン１５＆、１５ｂか
ら出力される信号によってリセットされる。
次罠上ｉ＝己実施例の動作を説明する。制御回路２１か
らのクロックパルスによシビデオカウンタ２２け第３図
（ｂ）に示すように常時「０」〜ｒ２６１Ｊのカウント
動作を繰返している。仁のビデオカウンタ２２の内容は
デコーダ２４によりデコードされ、水平同期信号及び垂
直同期信号としてビデオ回路７へ送られる。また、上記
ビデオカウンタ２２のカウント内容は、デコーダ２５へ
送られてデコードされる。このデコーダ２５は、垂直帰
線時の画面の非表示期間において、例えば第２図（ｂ）
、 （ｃ）に示すようにビデオカウンタ２２のカウン
ト値がｒ１９２Ｊ〜ｒ２６１Ｊの範囲において、出力ラ
イン２５８から第３図（ｄ）に示す１６個のパルス信号
を出力すると共に、出力ライン２５ｂから１６個目の・
９ルス信号と同じタイミングで第３図（、）に示す１個
のノ（ルス信号を出力する。しかして、上記デコーダ２
５の出力ライン２５＃Ｌから最初の／４’ルス信号が出
力されると、このパルス信号によりフリップフロップ２
６がセットされ、割込み信−号ｌＮＴａがＣＰＵ Ｊへ
送られる。ＣＰＵ １は割込み信号ｌＮＴａが入力され
ると、パスライン３からＩ１０デコーダ１５へ所定のデ
ータを与え、出力ライン１５ＩＬから“１″信号を出力
して）ぐツファ１４に読込み指令を与えると共に、フリ
ツプフロツプ２６をリセットする。乙の場合、バラノア
１ノには、前回のキー人力処理の最終タイミングでＣＰ
Ｕ Ｊからキーサンプリングに対する初期値がセットさ
れており、その初期値がデコーダ１２でう′コードされ
てキーが一ド１３にキーサンプリング信号として入力さ
れている。従ッて上記Ｉ１０デコーダ１５からバッフア
ノ４に読込み指令７５；与えられると、上記キーサンプ
リング信号及びキー操作に応じてキーボートノ３から出
力される信号がバッファ１４に読込まれ、ＣＰＵ１へ送
られる。ＣＰＵ １はバッファ１４からのデータによっ
てキー人力の有無を判断し、キー人力が無い場合には、
バッファ１１にその時の保持値よりｒ＋Ｉ Ｊ Ｌ、た
値を与えると共に、Ｉ１０デコーダ１５を介してバソフ
ブ１１に読込み指令を与え、パンノア１ノの内容を更新
する。バッファ１１の内容が更新されると、その内容が
デコーダ１２によりデコードされ、キーデート１３へ次
のキーサンプリング信号として与えられる。この状態で
デコーダ２５から次のパルス信号が出力され、ソリツブ
フロップ２６がセットされて割込み信号ｌＮＴａがＣＰ
Ｕ １へ送られる。この割込み信号ｌＮＴａによりＣＰ
Ｕ ＪはＩ１０デコーダ１５を介してバッファ１４に読
込み指令を与え、キーボード１３の出力をバッファ１４
に読込んでキー人力の有無を判断する。以下同様の動作
が繰返されるが、キーボード１３の操作キーに応じて所
定のサンプリング信号がキー人力としてパックァ１４に
読込まれると、ＣＰＵ１はバッファ１４の保持データか
ら操作キーの内容を判断し、そのキー人力に対する処理
を実行する。しかして、デコーダ２５から出力ライン２
６ａに１６個のパルス信号が出力され、その最終タイミ
ングで出力ライン２５ｂに第３図（ｅ）に示す／ｆルス
信号が出力されると、ソリツブフロップ２７がセットさ
れ、割込み信号ｌＮＴｂがＣＰＵ １へ送られる。
らのクロックパルスによシビデオカウンタ２２け第３図
（ｂ）に示すように常時「０」〜ｒ２６１Ｊのカウント
動作を繰返している。仁のビデオカウンタ２２の内容は
デコーダ２４によりデコードされ、水平同期信号及び垂
直同期信号としてビデオ回路７へ送られる。また、上記
ビデオカウンタ２２のカウント内容は、デコーダ２５へ
送られてデコードされる。このデコーダ２５は、垂直帰
線時の画面の非表示期間において、例えば第２図（ｂ）
、 （ｃ）に示すようにビデオカウンタ２２のカウン
ト値がｒ１９２Ｊ〜ｒ２６１Ｊの範囲において、出力ラ
イン２５８から第３図（ｄ）に示す１６個のパルス信号
を出力すると共に、出力ライン２５ｂから１６個目の・
９ルス信号と同じタイミングで第３図（、）に示す１個
のノ（ルス信号を出力する。しかして、上記デコーダ２
５の出力ライン２５＃Ｌから最初の／４’ルス信号が出
力されると、このパルス信号によりフリップフロップ２
６がセットされ、割込み信−号ｌＮＴａがＣＰＵ Ｊへ
送られる。ＣＰＵ １は割込み信号ｌＮＴａが入力され
ると、パスライン３からＩ１０デコーダ１５へ所定のデ
ータを与え、出力ライン１５ＩＬから“１″信号を出力
して）ぐツファ１４に読込み指令を与えると共に、フリ
ツプフロツプ２６をリセットする。乙の場合、バラノア
１ノには、前回のキー人力処理の最終タイミングでＣＰ
Ｕ Ｊからキーサンプリングに対する初期値がセットさ
れており、その初期値がデコーダ１２でう′コードされ
てキーが一ド１３にキーサンプリング信号として入力さ
れている。従ッて上記Ｉ１０デコーダ１５からバッフア
ノ４に読込み指令７５；与えられると、上記キーサンプ
リング信号及びキー操作に応じてキーボートノ３から出
力される信号がバッファ１４に読込まれ、ＣＰＵ１へ送
られる。ＣＰＵ １はバッファ１４からのデータによっ
てキー人力の有無を判断し、キー人力が無い場合には、
バッファ１１にその時の保持値よりｒ＋Ｉ Ｊ Ｌ、た
値を与えると共に、Ｉ１０デコーダ１５を介してバソフ
ブ１１に読込み指令を与え、パンノア１ノの内容を更新
する。バッファ１１の内容が更新されると、その内容が
デコーダ１２によりデコードされ、キーデート１３へ次
のキーサンプリング信号として与えられる。この状態で
デコーダ２５から次のパルス信号が出力され、ソリツブ
フロップ２６がセットされて割込み信号ｌＮＴａがＣＰ
Ｕ １へ送られる。この割込み信号ｌＮＴａによりＣＰ
Ｕ ＪはＩ１０デコーダ１５を介してバッファ１４に読
込み指令を与え、キーボード１３の出力をバッファ１４
に読込んでキー人力の有無を判断する。以下同様の動作
が繰返されるが、キーボード１３の操作キーに応じて所
定のサンプリング信号がキー人力としてパックァ１４に
読込まれると、ＣＰＵ１はバッファ１４の保持データか
ら操作キーの内容を判断し、そのキー人力に対する処理
を実行する。しかして、デコーダ２５から出力ライン２
６ａに１６個のパルス信号が出力され、その最終タイミ
ングで出力ライン２５ｂに第３図（ｅ）に示す／ｆルス
信号が出力されると、ソリツブフロップ２７がセットさ
れ、割込み信号ｌＮＴｂがＣＰＵ １へ送られる。
ＣＰ［］ １は、割込み信号ｌＮＴｂが与えられると、
キーボード１３の出力をバッファ１４に胱込んた後、バ
ッファ１１に初期値をセットする。この時、Ｉ１０デコ
ーダ１５の出力ライン１５ｂから“１″信号が出力され
、フリップフロップ２７かリセットされる。これ以後は
画面が表示期間に入るので、次の非表示期間までキー人
力の読込みが停止する。そして、ビデオカウンタ２２の
カウント値がｒ１９２Ｊに達すると、上記したキー人力
の読込み処理が実行される。
キーボード１３の出力をバッファ１４に胱込んた後、バ
ッファ１１に初期値をセットする。この時、Ｉ１０デコ
ーダ１５の出力ライン１５ｂから“１″信号が出力され
、フリップフロップ２７かリセットされる。これ以後は
画面が表示期間に入るので、次の非表示期間までキー人
力の読込みが停止する。そして、ビデオカウンタ２２の
カウント値がｒ１９２Ｊに達すると、上記したキー人力
の読込み処理が実行される。
以上述べたように本発明によれば、同期イｎ号発生回路
からの信号をデコードし、割込み発生回路によυ割込み
信号をＣＰＵへ送ってキー人力処理を行なわせるように
したので、キーエンコーダを使用すること力くキー人力
処理を確実に行なうことができ、コストの低１・を計り
得るものである。
からの信号をデコードし、割込み発生回路によυ割込み
信号をＣＰＵへ送ってキー人力処理を行なわせるように
したので、キーエンコーダを使用すること力くキー人力
処理を確実に行なうことができ、コストの低１・を計り
得るものである。
図は本発明の一実施例を示すもので、第１図ｔまシスデ
ノ・全体の棚、略構成を示すブロック図、第２図は第１
図における主要線の詳細を示す回路構成図、第３図は動
作を説明するための）タイミングチャートである。 １・・・ＣＰＵ 、 、 ２・・・キー人力部、３・・
・共廟バス、４・・・ビデオ制御回路、１３・・・キー
ボード。
ノ・全体の棚、略構成を示すブロック図、第２図は第１
図における主要線の詳細を示す回路構成図、第３図は動
作を説明するための）タイミングチャートである。 １・・・ＣＰＵ 、 、 ２・・・キー人力部、３・・
・共廟バス、４・・・ビデオ制御回路、１３・・・キー
ボード。
Claims (1)
- ビデオ表示機能を備えた情報処理機器においで、」二記
ビデオ表示機能における同期イ１１号発生回路からの信
号をデコードし、画面の非表示期間において一定間隔の
ｉＪ？ルス信号を発生するデコーダと、このデコーダの
出力信号に従って処理回路へ割込み信号を出力する手段
と、上記割込み信号によシキー人力部へのサンプリング
信号を発生してキー人力を読込む手段とを具備した仁と
を特徴と１−るキー人力方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58127769A JPS6020228A (ja) | 1983-07-15 | 1983-07-15 | キ−入力方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58127769A JPS6020228A (ja) | 1983-07-15 | 1983-07-15 | キ−入力方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6020228A true JPS6020228A (ja) | 1985-02-01 |
Family
ID=14968234
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58127769A Pending JPS6020228A (ja) | 1983-07-15 | 1983-07-15 | キ−入力方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6020228A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0326015U (ja) * | 1989-07-21 | 1991-03-18 |
-
1983
- 1983-07-15 JP JP58127769A patent/JPS6020228A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0326015U (ja) * | 1989-07-21 | 1991-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2792928B2 (ja) | 日付と時刻の補正のための方法ならびに装置 | |
| JPS6020228A (ja) | キ−入力方式 | |
| KR900004875Y1 (ko) | Pip의 수평 윈도우 신호발생 회로 | |
| JPS62269197A (ja) | 液晶表示装置 | |
| JPH02206085A (ja) | データ設定回路 | |
| JPS62269194A (ja) | 画像表示装置 | |
| JPS6237263Y2 (ja) | ||
| JPS62150388A (ja) | プラズマ表示装置 | |
| KR910005095B1 (ko) | 픽처-인-픽처에 있어서 화면크기 확대회로 | |
| JPS63141415A (ja) | 並直列変換回路 | |
| JP3083031B2 (ja) | 文字放送装置 | |
| JPS62148992A (ja) | 表示制御装置 | |
| SU1188727A1 (ru) | Блок синхронизации дл устройства отображени информации | |
| JPS61190388A (ja) | 文字表示装置 | |
| JPS5865478A (ja) | 表示用大規模集積回路 | |
| JPH04207218A (ja) | パルス選択回路 | |
| SU1626947A1 (ru) | Устройство для отображения информации на экране электронно-лучевой трубки | |
| JPH02250088A (ja) | キャラクタ移動装置 | |
| JPH02220097A (ja) | イメージデータ表示方式 | |
| JPS61233774A (ja) | 漢字デイスプレイ装置 | |
| JPS6435668A (en) | Picture processor | |
| JPS6317491A (ja) | アトリビユ−ト制御回路 | |
| JPH01179081A (ja) | 文字修飾回路 | |
| JPH02131680A (ja) | 画像処理装置 | |
| JPS60185989A (ja) | 拡大・縮小表示アドレス発生装置 |