JPS60208855A - 異なるドーピングを有する半導体領域を同時に製造する方法 - Google Patents

異なるドーピングを有する半導体領域を同時に製造する方法

Info

Publication number
JPS60208855A
JPS60208855A JP60046679A JP4667985A JPS60208855A JP S60208855 A JPS60208855 A JP S60208855A JP 60046679 A JP60046679 A JP 60046679A JP 4667985 A JP4667985 A JP 4667985A JP S60208855 A JPS60208855 A JP S60208855A
Authority
JP
Japan
Prior art keywords
doping
semiconductor region
semiconductor
dopant
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60046679A
Other languages
English (en)
Inventor
アルフレツド・ヘンドリツク・フアン・オムメン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of JPS60208855A publication Critical patent/JPS60208855A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/40—Resistors
    • H10D1/47—Resistors having no potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/30—Diffusion for doping of conductive or resistive layers
    • H10P32/302—Doping polycrystalline silicon or amorphous silicon layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
    • H10P76/40—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/077—Implantation of silicon on sapphire
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/083—Ion implantation, general
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/136—Resistors

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、少なくとも2つの半導体領域を支持体上に形
成し、これ等の領域には1つのドーピングマスクを用い
て異なるドーピングを与えるようにした支持体上に層状
FiM造をつくる方法に関するものである。
この種の方法は例えば米国特許明細酸第8,921゜2
88号より知られている。この米国特許明細書には、多
結晶シリコンより成る相補形MO8)ランジスタのゲー
ト電極に、1つのマスクを経てイオンを注入することに
よって異なるドーピングを与える方法が示されている。
極めて小さな寸法の細部を有する構造の製造は種々の技
術分野において重要である。これは和にマイクロエレク
トロニクスの分野、更に云えば集積回路の分野でそうで
あり、技術の進歩と共に複雑になりこれに応じて構造の
細部の寸法が更に小さくなっている。この場合、極端な
寸法を避ける・ために広範囲に異なる値を有する薄膜抵
抗を集積回路に使用せねはならない時には1この目的の
ために1寸法は略々同じであるが異なるドーピングを有
するIII I/Nシリコンストリップを用いることか
重装となる。
けれども、小さな細部を有するIlv造の製造は半導体
技術の分野以外でも重要である。その例は光回折格子で
ある。
本発明は、同じドーピング工程の間に、異なるドーピン
グを有する半導体領域を同時につくることを可能とした
ものである。更に、本発明によれば、これ等の半導体領
域は、仙の材料のまたは伸の材料内に極めて小さな構造
細部を得るための出発点として役立つことができる。
本発明は、特に、ドーピングマスクの寸法の有効なd択
によってこれを達成することができるという事実の認識
に基くものである。
本発明は更に、ドーピングi)度の酢化?A!度への影
響を適当に利用することができるという事実のi1g識
に基くものである。
本発明は、冒頭に記載した方法において、半導体領域上
のドーピングマスクに窓を設け、この宮の表面積とその
下にあるドープさるべき半導体領域の表面積との比を少
なくとも2つの半導体領域に対して異なるものとし、同
じドーピング工程の一間にドーパントを前記の麻に導入
し、次いで、各半導体領域に均一なドーピング濃度を今
えるために熱拡散を行い、この熱拡散において前記のド
ーパントが01」記の支持体内に入らないようにしたこ
とを特徴とするものである。
各半導体領域に導入されるドーピング原子の全脂は、ド
ーピング窓内のドープさるべき半導体領域部分の表面f
slと半導体領域の主表面積との比で決まるので、ドー
ピングは1回のドーピング工程で同時に与えることがで
き、その後、熱拡散によ′つて関係半導体領域上に均一
に再分布される。このようにして、例えは抵抗値は幅広
く相違するが寸法は同じである多数の抵抗を呻1回のド
ーピングおよび加熱工程で集峻回路内に形成することが
できる。抵抗は例えば重化層上にある多結晶シリコンの
ストリップでもよい。
ドーピングは、通常の拡散工程におけるようしこ、例え
ばffi化シリコンのマスクに設けられた窓内に高温で
の剛着によって行うことができる。この方法は、高いド
ーピング濃度を必要とする時に使用できる。けれども、
ドーピングはイオン注入(ion implantat
ion)で行う方が好ましい、というのは、この場合に
はより良い再現性が得られるからである。更に、この場
合低いドーピング濃度は遥かに良く制御できる一方、そ
の上ホトラッカーマスクで足りる。
半導体領域は誘電材上に設けるのが好ましい、というの
は、ドーパントの拡散はここでは殆んど無視できるから
である。更に、拡散の間ドーパントの蒸発を防ぐために
半導体領域の少なくとも上側を保護層で叶うのが好まし
い。半導体領域は多結晶または非結晶シリコンより成る
のが有利又ある。ここでの拡散速度は非常に大きいめで
、長い拡1枚時間および/または非常に高い温度を必要
としない。
以上記載した本発明方法により得られる均一にドープさ
れた半導体領域は、極めて重要な好ましい実施形態によ
り、ミクロン以下の寸法で巣なる幅を有する酸化物細部
を得るのに用いることができる。この目的に対し、好ま
しい実施形態によれば、半導体領域はシリコンより成り
、一方ドナー例えば砒素または燐かドーパントとして中
いられる。ドーピング窓の熱再分布拡散の後得られTO
−異なってドープされたシリコン領域は、加熱によって
酸化される。この場合最も厚いq化物層は〜最も高いド
ーピングを有する領域上に形成される。シリコン領域の
上側は、露出された縁だけが酸化されるように、酸化防
止層で駈う。酸化後、若し必要ならは、酸化物溝造だけ
が残るようにシリコン領域の非酸化部分を例えばエツチ
ングによって選択的に除去してもよい。このN#造は例
えば回折搦子またはその他の微細溝造に、或はまた以下
に説明するようにそれより先の工程の補助手段として用
いることができる。
ドーピング窓は、その下にある半導体領域の唯・1つの
縦方向のスロット状開口より成るものでもよい。けれど
も代りにこの窓は互に分讃した多数の開口を有してもよ
く、この場合その相対間隔は、最大でも、側方のドーパ
ントの拡散長の略々2倍でなければならない。この拡散
長という言葉は、ここではドーピング濃度の最大値の1
/eに等しい値に減少する窓よりの距離を意味する。前
記の窓の相対間隔は、実際に1次の程度即ち側方への拡
散によってドーパントの百分布が得られ、この結果均一
なドーピングが生じるような框変に極めて小さくなけれ
ばならず、したがってこの間隔は一般には略々lO〜1
2μmを越えない。
以下本発明を図面の実施例を参照して史に詳しく説明す
る。
図面は線図的なものであり、寸法比は無視しである。こ
れは特に厚さ方向に対してそうである。
図中対応部分は同じ符号で示しである。
第1図は本発明の方法登用いてつくられた装置の一部の
斜視図を示す。この図面はシリコンの基&1より成る支
持体を示し、この支持体上には(資)化シリコンの絶縁
物層2が剛着されているが、この実施例ではこの絶縁物
層の厚さは0.5μmである。
前記の層2の上には夫々両端に、幅広部会と5を打する
多結晶または非結晶シリコンのストリップ状の半導体領
域+3&、!IB、80)の層より成る8つの半導体抵
抗R,、R,、R,が剛着される。
前記の幅広部は金m化され(斜線部〕、接続用導体とし
ての役をする。前記の基板l内には一トランジスタ、ダ
イオード等(図示せず)のような集信回路の回路素子が
あってもよく、これ等は層2の孔を通じて直接にまたは
等電トランクな経て抵抗R1,R,およびR8と接続さ
れるようにしてもよい。抵抗R11RZおよびR8を形
成するシリコンのストリップ状の半導体領域8A、8B
、80は異なるドーピング濃度を有する。その結果、こ
れ等の抵抗はその長さ、幅および厚さは略々等しいが、
′11ばは異なる。
本発明によれば、抵抗は次のようにしてつくられる。酸
化物層2上には、気体状シリコン化合物例えばシラン(
SiIH4)の熱分解によって厚さ0.5μmの多結晶
シリコン層8が附着される。場合によっては、極めて軽
い酸化の隆に、窒化シリコンまたは酸讐化シリコンの薄
い層6が前記の層δ上に形成される。この層6の厚さは
約20 nmである。前記の層6はその仲の絶縁材例え
ば酸化シリコンより成るものでもよい。次いで、通常の
フォトエツチングを用いて半導体領域!(’A 、 8
’Bおよび8Cの僧と6は抵抗(第1図)の形に形成さ
れる。第2図は第1図の面■−…における断面図を示す
。
ドーピングマスク、この場合には注入マスクが老体に施
される。この目的で厚き5μmのホトラッカ一層7が設
けられ(第8図参照)、この層に、露光と現像によって
注入窓8.9および10が半導体領域8A、3Bおよび
8C上に形成される。
抵抗R工l R,およびR8を夫々50μmの長さく幅
広部4と5の間)をもち、10μmの幅をもつ。注入窓
8は14μmの幅をもち、注入窓9は1μmの幅をもつ
。この両方の惣は、第4図の平面図かられかるように、
ストリップ状の半導体領域13L。
8Bの長手方向の尚の形で延在する。半導体領域8A+
8Bおよび80の境界はこの図面では破線で示されてお
り、また窓8,9およびlOの境界は実線で示されてい
る。窓10は1約Φμmの相対間隔を有するlx1μm
の多数の方形の開口を有する。
矢印の方間(第8図)に燐イオンが2.5 Xl016
イオン/ am”の注入量で200 KeVのエネルギ
で注入される。このイオンはホトラッカ一層7によって
阻止されるが、絶縁物層6では阻IHされない。
絶縁物j曽を通しての注入は、この場合半導体の表Uの
(1111が少ないという利点をもつ。
次いで注入マスクを除去し1老体を窓素ふん囲気内で1
100℃で90分間加熱する。この結果、8つの半導体
領域8A、8Bおよび8Cの夫々に均一なドーピング濃
度が得られるような燐原子の拡散か生しる。この熱拡散
の間、jν06は燐の蒸発を防ぐ保内層として働く。
5・10”” cm”の全表面について注入された抵抗
R1に対しては、これはN = 5−101911子/
 cm”の・均一なドーピングを生じる。多結晶シリコ
ンに対しては、これは10−2Ω・cmの抵抗率したが
ってR,= 1 kΩに略々相当する。
抵抗R2に対しては、その注入窓の表面晴と抵抗老体の
表1JiJ債との比は1:10なので、拡散のr&N=
 5・1018除子/ am8となり、;: し611
0−”Ω・cmの抵抗率に相当し、これよりR−10に
Ωとなる。
ILt 抗1(8に対しては前記の比(1×1μmの1
゜貼の慾との)はl:50であり、このため拡散後はN
 = 10181京子/ am8である。これは多結晶
シリコンに対して約1Ω・Cmの抵抗率R1jちR8=
 100にΩに相当する。
したかつて、1回の注入で同一寸法の8つの抵抗が得ら
れ、こt’を等の値は50倍の1.fi4きがある。
以下の実施例では、本発明の方法によって製造された異
なるドーピング濃度を有する半導体領域は、使用された
ドーピング窓の寸法よりも著しく小さな寸法の酢化物細
部を有Tる構成を形成するのに用いられる。この目的に
対しては、異なるド−ピングマスク の公知の速度差が利用される。例えば1978年r J
ournal of the Electro−Che
mical 5ociety Jの892−897頁の
スナミ(Sunaml)氏の論文を参照され度い。
例えば醇化アルミニウムの基板l上に100 nmの厚
さの多結晶シリコンの肋8を附着させ、この上に、前記
の実施例と同様に、窒化シリコンまたは酸窒化シリコン
の層6を形成する。
公知のフォトエツチングを用い、半導体領域8A、8B
、8Ciの層と層6を第5図に断面で示したパターンで
設ける。このパターンの轍によって最終「Jな酢化物パ
ターンが形成される面積が決められる。
前述の実施例と同じように、ホトラッカ一層7の形のド
ーピングマスクが半導体領域111.13Bおよび8G
の長さを通じて連続的に延什する惹8゜9.10を有し
て形成される。この例では、半導体領域8A、8Bおよ
び80は図の紙面に対して直角に延在し、幅10μmの
ストリップの形を有する。けれどもこれ等のストリップ
は、それ等の幅が合理的な時間内で熱拡散により均一な
ドーピング濃度をrlることかできる程に非常に小さい
という条件で、異なる幅を有してもよい。
イオン注入(1曽6を通しての)によって、燐を矢印の
方向(第5図参照ンに注入し、その後ホトラッカ一層7
を除去し、窒素ふんufl気内で1100℃で1時間の
拡散によって半導体領域8A、8Bおよび8Cの夫々に
均一なドーピングを得る。層6はやはりこの拡散中の保
敲19)として役立つ。窒化シリコンを有する僧6の代
りに別の材料の層を用いてもよい。この例では、同時に
酸化防止層として働く窒化シリコン3有層6をそのまま
使う方が好ましい。
例えば湿酸素内で750℃での60分間の酸化によって
、牛尋体領wtaA、8Bおよび8Cの様が酸化される
。異なる厚さの酸化物のK i 1 + 12および1
8はこの場合半導体8A、8Bおよび8Cのドーピング
の差によって形成される。選択エツチングによって、j
曽6と残りの半導体領域34.8Bおよび8Cを除去T
る。この場合、酸化物ff’/ff111+12および
18は残り(第7図参照)、これは種々の目的に用いる
ことができる。
次の表は1回の注入と1回の酸化工程によって得ること
ができる異なるドーピング窓を有する柚々の酸化物の除
の幅を示す。出発材料は、1100nの厚さの10/A
m幅のシリコンストリップ、1cm”当1:110燐イ
オンの(シリコン内への)注入岱および200 KeV
の注入エネルギを有し、酸化は1湿酸素内で750°C
で60分間行われる。比較のために、ドープされない多
結晶シリコンに対する酸化物の隊も示しである。
注入窓幅A 市化隊の幅B A/B (ぞ閉合;非ドープ) 18nm − 2/jm 57nlO85 傷 μm 1100n 40 6 μm 145nm +1 8pm 192nm 42 10 μm 287nm 4+2 if t&の列から次のことがわかる、即ち、得られる
酸化物溝逍は普通の写真印刷法によって形成される注入
窓の約1/40であり、またこれは2μm以上の窓に対
しては窓の幅と略々無関係である。
Af■述の方法は種★の目的に用いることができる。
詩に、例えば半導体層に異なる幅の17+′;またはス
ロットを形成下るために小さな間隔を決めるのに対して
厘要で、この場合間隔と溝幅は夫々哨化物の縁の幅によ
って決まるo ” P A B L O(Precis
ionAlignment by Local 0xi
dation)”トイう名テモ呼ばれるこのような方法
は、公告された本1人の英国特g′fat願第2111
 :30仝号にd己載されている。けれども1この方法
は、半導体分野以外例えは、可変の格子常数および/ま
たは幅を有する光回折格子の製造や直接に写真印刷法に
よって得られるよりも著しく小さな寸法の陶造細部を有
するその仙の微小なF7−造の製造に用いることもでき
る。
本発明は以上説明した実施例に限定されるものではない
。例えば、イオン注入法の代りに、拡散法で普通のよう
に、高温での耐着を用いることもできる。けれども、こ
の場合はマスクとしては例えば酸化シリコンまたは窒化
シリコンのような耐熱層を用いる必要がある一方、この
耐熱性のマスク自身はやはりホトラッカーマスクとエツ
チング工程とによって所要の形に形成されるものでなけ
れば、ならない。更に、シリコン以外の伸の半導体およ
びここに挙げた以外の仲のドーパント(ドナーまたはア
クセプタ)を用いてもよい。
半導体領域は、多結晶または非結晶物質の代りに単結晶
物質を仔してもよい。注入窓に関しては、一方向(第1
図の80の上)だけでなしに幾つかの方向に互Gこ分離
した多数の開口を有してもよいことに留意する必要があ
る。例えば、窓27の2次元マトリックスを有するホト
ラッカーをそなえた半導体領域8Dの平面図と断面図を
夫々示した第8図および第9図を参照され度い。この場
合にも、半棉体佃域8Dの均一なドーピングを得るため
に、開口27間の間隔は何れの方向においてもドーパン
トの拡散長の約2倍を越えてはならないことがわかるで
あろう。このように多くの変形が可能であり、第4図に
おいて例えはスロットの形の窓9は互に分離した多数の
平行1なスロットより成るようにしてもよい。
【図面の簡単な説明】
第1図は本発明方法を用いてつくった8つの半導体抵抗
の一部斜視図、 第2図と第3図は本発明方法の連続した工程を示す第1
図のn −n Igにおける断面図、第4図は第3図の
一部の平面図、 第5図から第7図は夫々本発明方法の別の実施例の連続
した工程を示す断面図、 第8図は本発明方法の更に別の実施例の一工程を示T平
囲図、 第9図は第8図の■−4における断面図である。 ■・・・躯体 2.6・・・絶縁物層 8A、 8B、 80.8D・・・半導体領域傷、5・
・・llIg広部 7・・・ホトラッカ一層8.9.1
0・・・注入窓 11.12.18・・・醗化物線 27・・・開口

Claims (1)

  1. 【特許請求の範囲】 L 支持体上に少なくとも2つの半導体領域を形成し、
    これ等の領域に1つのドーピングマスクを用いて異なる
    ドーピング濃度を与えるようにした支持体上に層状溝1
    iをつくる方法において、半導体領域上のドーピングマ
    スクに惹を設け、この窓の表(2)積とその下にある・
    ドープさるべき半導体領域の表面債との比を少なくとも
    2つの半導体領域に対して異なるものとし、同じドーピ
    ング工程の間にドーパントを前記の窓に導入し、次いで
    、各半導体領域に均一なドーピング濃度を与えるために
    熱拡散を行い、この熱拡散において前記のドーパントが
    前記の支持体内に入らないようにしたことを@徴とする
    異なるドーピングを有する半導体領域を同時に製造する
    方法。 λ 半導体領域を誘電材上に形成する特許請求の範囲第
    1項記載の方法。 & 半導体領域は多結晶または非結晶シリコンより収る
    特許請求の範囲第1項または第2項記載の方法。 4 熱拡散の間ドーパントの蒸発を防ぐために半導体領
    域の少なくとも上側を保護層で置う特許請求の範囲第1
    項、第2項または第8項記載の方法。 氏 保護層は酸化シリコンまたは窒化シリコンを有する
    特許請求の範囲第4項記載の方法。 a%なる抵抗値を有するストリップ状半導体抵抗のjl
    ぞの半導体領域を形成する特許請求の範囲第1項から第
    5項の何れか1項記載の方法。 7、 形成された抵抗ストリ゛ツブは同じ寸法である特
    許請求の範囲第6項記載の方法。 8、 半導体領域はシリコンを有しまたドナーをドーパ
    ントとして用いた場合、熱拡散の後半導体領域を加熱酸
    化し、最も厚い層を最も高いドーピングを有する領域に
    形成する詩許請求の範囲第1項から第5項の回れか1項
    記載の方法。 9、 酸化の聞手導体領域の上側を耐酸化層で買い、露
    出した縁だけを酸化する特許請求の範囲第8項記載の方
    法。 10、醸化後シリコンの領域の残りの非酸化部分を歳択
    的に一除去する特許請求の範囲第9項記載の方法。 IL ドーピング窓は、最大でも側方のドーパントの拡
    散長の約2倍に等しい間隔を有する互・に分離された幾
    つかの開口を有する特許請求の範囲第1項から第1θ項
    の何れか1項記載の方法。 1区 ドーピング濃度をドーピングマスクの窓内のイオ
    ン注入によって与える特許請求の範囲第1項から1g1
    1項の何れか1項記載の方法。 1& ホトラッカーの注入マスクをドーピングマスクと
    して用いる特許請求の範囲第12項記載の方法。 14 半導体領域を絶縁物層で置い、その上にドーピン
    グマスクを設ける特許請求の範囲第12項または第18
    項記載の方法。
JP60046679A 1984-03-13 1985-03-11 異なるドーピングを有する半導体領域を同時に製造する方法 Pending JPS60208855A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL8400789A NL8400789A (nl) 1984-03-13 1984-03-13 Werkwijze omvattende het gelijktijdig vervaardigen van halfgeleidergebieden met verschillende dotering.
NL8400789 1984-03-13

Publications (1)

Publication Number Publication Date
JPS60208855A true JPS60208855A (ja) 1985-10-21

Family

ID=19843635

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60046679A Pending JPS60208855A (ja) 1984-03-13 1985-03-11 異なるドーピングを有する半導体領域を同時に製造する方法

Country Status (5)

Country Link
US (1) US4653176A (ja)
EP (1) EP0157446B1 (ja)
JP (1) JPS60208855A (ja)
DE (1) DE3568106D1 (ja)
NL (1) NL8400789A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008294301A (ja) * 2007-05-25 2008-12-04 Mitsubishi Electric Corp 半導体装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5141597A (en) * 1990-11-14 1992-08-25 United Technologies Corporation Thin polysilicon resistors
US5236857A (en) 1991-10-30 1993-08-17 Texas Instruments Incorporated Resistor structure and process
KR100200488B1 (ko) * 1996-10-14 1999-06-15 윤종용 박막저항을 갖는 반도체 장치의 제조 방법
WO2002089200A2 (en) * 2001-05-01 2002-11-07 Koninklijke Philips Electronics N.V. Method of manufacturing interconnections in a semiconductor device
US6927153B2 (en) * 2003-02-25 2005-08-09 Xerox Corporation Ion implantation with multiple concentration levels
US7785979B2 (en) * 2008-07-15 2010-08-31 International Business Machines Corporation Integrated circuits comprising resistors having different sheet resistances and methods of fabricating the same
WO2010035608A1 (en) * 2008-09-25 2010-04-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN104347347A (zh) * 2013-08-05 2015-02-11 中芯国际集成电路制造(上海)有限公司 多晶硅电阻的形成方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3432792A (en) * 1967-08-03 1969-03-11 Teledyne Inc Isolated resistor for integrated circuit
US3519901A (en) * 1968-01-29 1970-07-07 Texas Instruments Inc Bi-layer insulation structure including polycrystalline semiconductor material for integrated circuit isolation
GB1289740A (ja) * 1969-12-24 1972-09-20
US3921283A (en) * 1971-06-08 1975-11-25 Philips Corp Semiconductor device and method of manufacturing the device
US4239559A (en) * 1978-04-21 1980-12-16 Hitachi, Ltd. Method for fabricating a semiconductor device by controlled diffusion between adjacent layers
US4329186A (en) * 1979-12-20 1982-05-11 Ibm Corporation Simultaneously forming fully implanted DMOS together with enhancement and depletion mode MOSFET devices

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008294301A (ja) * 2007-05-25 2008-12-04 Mitsubishi Electric Corp 半導体装置
US9484444B2 (en) 2007-05-25 2016-11-01 Mitsubishi Electric Corporation Semiconductor device with a resistance element in a trench

Also Published As

Publication number Publication date
EP0157446B1 (en) 1989-02-01
DE3568106D1 (en) 1989-03-09
EP0157446A1 (en) 1985-10-09
NL8400789A (nl) 1985-10-01
US4653176A (en) 1987-03-31

Similar Documents

Publication Publication Date Title
US5422298A (en) Method of manufacturing a precision integrated resistor
JPH0614532B2 (ja) 多結晶半導体材料中に抵抗体を形成する方法
US4253229A (en) Self-aligned narrow gate MESFET process
JPS5933860A (ja) 半導体装置およびその製造方法
EP0157446B1 (en) Method of simultaneously manufacturing semiconductor regions having different dopings
JPH05326849A (ja) 半導体装置およびその製造方法
JPS6262544A (ja) 半導体装置の製造方法
JPH0233968A (ja) バイポーラ・トランジスタ及び電界効果型トランジスタを製造する方法及びこの方法により製造される半導体素子
US5066605A (en) Process of producing monolithically integrated multifunction circuit arrangements
JPS6236396B2 (ja)
JPS5923515A (ja) 不純物拡散方法
JP2989831B2 (ja) 半導体装置の製造方法
JP2527044B2 (ja) 集積回路装置用組込抵抗の製造方法
JPS5952550B2 (ja) 半導体装置の製造方法
JPS6241422B2 (ja)
JPS5934999Y2 (ja) 抵抗体
JPS5946057A (ja) 半導体装置の製造方法
JPS63301554A (ja) ポリシリコン層形成方法
JPH0645538A (ja) 半導体装置およびその製造方法
JPS63292664A (ja) 半導体装置の製造方法
JPH0463545B2 (ja)
JPH0563143A (ja) 抵抗形成方法
JPH0714032B2 (ja) 薄膜抵抗の製造方法
JPS61141168A (ja) 半導体装置の製造法
JPS63292663A (ja) 半導体装置の製造方法