JPH0714032B2 - 薄膜抵抗の製造方法 - Google Patents
薄膜抵抗の製造方法Info
- Publication number
- JPH0714032B2 JPH0714032B2 JP59227311A JP22731184A JPH0714032B2 JP H0714032 B2 JPH0714032 B2 JP H0714032B2 JP 59227311 A JP59227311 A JP 59227311A JP 22731184 A JP22731184 A JP 22731184A JP H0714032 B2 JPH0714032 B2 JP H0714032B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- oxide film
- forming
- window
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はモノリシツク集積回路装置に薄膜抵抗を形成す
る製造方法に関するものである。
る製造方法に関するものである。
従来、モノリシツク集積回路装置に薄膜抵抗を形成する
場合、その材料として低い温度係数，長期安定性を有す
るNiCr,SiCr等が用いられてきた。
場合、その材料として低い温度係数，長期安定性を有す
るNiCr,SiCr等が用いられてきた。
この薄膜抵抗を形成する製造方法について、第２図を参
照しながら説明する。まずＮ型半導体基板201にＰ型ベ
ース領域202,N+型エミツタ領域203,N+型コレクタオーミ
ツク領域204を形成し、その表面には熱酸化膜205を成長
する（第１図（ａ））。
照しながら説明する。まずＮ型半導体基板201にＰ型ベ
ース領域202,N+型エミツタ領域203,N+型コレクタオーミ
ツク領域204を形成し、その表面には熱酸化膜205を成長
する（第１図（ａ））。
次にNPNトランジスタ212の各領域上にコンタクト用窓20
6を空け、酸化により下地酸化膜207を形成した後、更に
気相成長により窒化膜208と酸化膜209とを形成する（第
２図（ｂ））。
6を空け、酸化により下地酸化膜207を形成した後、更に
気相成長により窒化膜208と酸化膜209とを形成する（第
２図（ｂ））。
次にコンタクト用窓206の内側の酸化膜209を除去し、残
された酸化膜209をマスクとして熱リン酸にて窒化膜208
を除去し、更に酸化膜209とコンタクト用窓206に位置す
る下地酸化膜207とを同時に除去して内側コンタクト用
窓214を空け、この状態で半導体基板全面にNiCr,SiCr等
の薄膜層210を被着する（第２図（ｃ））。
された酸化膜209をマスクとして熱リン酸にて窒化膜208
を除去し、更に酸化膜209とコンタクト用窓206に位置す
る下地酸化膜207とを同時に除去して内側コンタクト用
窓214を空け、この状態で半導体基板全面にNiCr,SiCr等
の薄膜層210を被着する（第２図（ｃ））。
次に写真蝕刻法により薄膜抵抗体以外の薄膜層を除去し
薄膜抵抗体211を形成する。この後アルミニウム等の金
属を用いてNPNトランジスタ212と薄膜抵抗体211とに金
属配線213を施し、熱処理によりオーミツクコンタクト
を得る（第２図（ｄ））。
薄膜抵抗体211を形成する。この後アルミニウム等の金
属を用いてNPNトランジスタ212と薄膜抵抗体211とに金
属配線213を施し、熱処理によりオーミツクコンタクト
を得る（第２図（ｄ））。
ところで従来の製造方法によれば、第２図（ｃ）に示す
ように、クロムを含有する金属層がシリコン面とコンタ
クト用窓214を通して接触しているのでクロム汚染が生
じる。このシリコン面のクロムは第２図（ｃ）以降の工
程で除去されるが、完全には除去されず微量に残る。そ
してその後の熱処理や組立後の熱履歴により、トランジ
スト特性に悪影響を及ぼすことになる。
ように、クロムを含有する金属層がシリコン面とコンタ
クト用窓214を通して接触しているのでクロム汚染が生
じる。このシリコン面のクロムは第２図（ｃ）以降の工
程で除去されるが、完全には除去されず微量に残る。そ
してその後の熱処理や組立後の熱履歴により、トランジ
スト特性に悪影響を及ぼすことになる。
本発明は上記従来例の欠点に鑑み提案されたものであ
り、シリコン面にクロムが直接接触することのない薄膜
抵抗の製造方法の提供を目的とする。
り、シリコン面にクロムが直接接触することのない薄膜
抵抗の製造方法の提供を目的とする。
本発明に係る薄膜抵抗の製造方法は、半導体基板にＰ型
領域とＮ型領域とを形成し、かつ該半導体基板表面に第
１の熱酸化膜を形成する工程、前記Ｐ型領域とＮ型領域
上の前記第１の熱酸化膜に第１の窓を空ける工程、前記
第１の窓に第２の熱酸化膜を形成する工程、前記第１お
よび第２の熱酸化膜上に気相成長窒化膜を形成する工
程、前記気相成長窒化膜に前記第１の窓に包含されるべ
く第２の窓を空ける工程、前記第２の窓に位置する前記
第２の熱酸化膜を同時に除去する工程、前記第２の窓に
第３の熱酸化膜を形成する工程、前記半導体基板表面に
金属薄膜層を形成する工程、前記金属薄膜層を薄膜抵抗
体に形成する工程、前記第３の熱酸化膜を除去する工
程、前記薄膜抵抗体と前記第２の窓に金属配線を形成
し、熱処理を施す工程とからなることを特徴とする。
領域とＮ型領域とを形成し、かつ該半導体基板表面に第
１の熱酸化膜を形成する工程、前記Ｐ型領域とＮ型領域
上の前記第１の熱酸化膜に第１の窓を空ける工程、前記
第１の窓に第２の熱酸化膜を形成する工程、前記第１お
よび第２の熱酸化膜上に気相成長窒化膜を形成する工
程、前記気相成長窒化膜に前記第１の窓に包含されるべ
く第２の窓を空ける工程、前記第２の窓に位置する前記
第２の熱酸化膜を同時に除去する工程、前記第２の窓に
第３の熱酸化膜を形成する工程、前記半導体基板表面に
金属薄膜層を形成する工程、前記金属薄膜層を薄膜抵抗
体に形成する工程、前記第３の熱酸化膜を除去する工
程、前記薄膜抵抗体と前記第２の窓に金属配線を形成
し、熱処理を施す工程とからなることを特徴とする。
以下図面を参照して本発明の実施例を説明する。第１図
は本発明の実施例に係る薄膜抵抗の製造方法を説明する
ための図である。まずＮ型半導体基板101にＰ型ベース
領域102およびN+型エミツタ領域103,N+型コレクタオー
ミツク領域104を形成し、表面に熱酸化膜105を成長する
（第１図（ａ））。
は本発明の実施例に係る薄膜抵抗の製造方法を説明する
ための図である。まずＮ型半導体基板101にＰ型ベース
領域102およびN+型エミツタ領域103,N+型コレクタオー
ミツク領域104を形成し、表面に熱酸化膜105を成長する
（第１図（ａ））。
次にNPNトランジスタ112の各領域上にコンタクト用窓10
6を空け、窒化膜108と酸化膜109とを形成する（第１図
（ｂ））。
6を空け、窒化膜108と酸化膜109とを形成する（第１図
（ｂ））。
次にコンタクト用窓106の内側の酸化膜109を除去して残
された部分をマスクとして熱リン酸にて窒化膜108を除
去し、更に酸化膜109とコンタクト用窓106に位置する下
地酸化膜107とを同時に除去して内側に第２のコンタク
ト用窓114を空ける。更にこの部分をもう一度酸化によ
つて下敷酸化膜120を形成する。この状態で半導体基板
全面にNiCr,SiCr等の薄膜層110を被着する（第３図
（ｃ））。
された部分をマスクとして熱リン酸にて窒化膜108を除
去し、更に酸化膜109とコンタクト用窓106に位置する下
地酸化膜107とを同時に除去して内側に第２のコンタク
ト用窓114を空ける。更にこの部分をもう一度酸化によ
つて下敷酸化膜120を形成する。この状態で半導体基板
全面にNiCr,SiCr等の薄膜層110を被着する（第３図
（ｃ））。
次に写真蝕刻法により薄膜層110をエツチングして薄膜
抵抗体111を形成する。なおこの時の薄膜層110のエツチ
ングの際、下敷酸化膜120が第２のコンタクト用窓114に
残るように下敷酸化膜の厚さを設定してある。その後コ
ンタクト用窓214上の下敷酸化膜を除去し、アルミニウ
ム等の金属を用いてNPNトランジスタ112と薄膜抵抗体11
1とに金属配線113を施し、熱処理によりオーミツクコン
タクトを得る（第３図（ｄ））。
抵抗体111を形成する。なおこの時の薄膜層110のエツチ
ングの際、下敷酸化膜120が第２のコンタクト用窓114に
残るように下敷酸化膜の厚さを設定してある。その後コ
ンタクト用窓214上の下敷酸化膜を除去し、アルミニウ
ム等の金属を用いてNPNトランジスタ112と薄膜抵抗体11
1とに金属配線113を施し、熱処理によりオーミツクコン
タクトを得る（第３図（ｄ））。
以上説明したように、本発明によれば工程上金属薄膜層
が直接シリコン面に接触することがないので、シリコン
面が金属に含まれるクロム等の汚染を受けることがな
い。従つてその後の熱履歴によるトランジスタの特性の
劣化を防止できる。
が直接シリコン面に接触することがないので、シリコン
面が金属に含まれるクロム等の汚染を受けることがな
い。従つてその後の熱履歴によるトランジスタの特性の
劣化を防止できる。
第１図は本発明の実施例に係る薄膜抵抗の製造方法を説
明するための図であり、第２図は従来例に係る薄膜抵抗
の製造方法を説明するための図である。 101,201…Ｎ型半導体基板、102,202…Ｐ型ベース領域、
103,203…N+型エミツタ領域、104,204…N+型コレクタオ
ーミツクコンタクト領域、105,205…フイールド酸化
膜、106,206…コンタクト用窓、107,207…下地酸化膜、
108,208…気相成長窒化膜、109,209…気相成長酸化膜、
110,210…薄膜層、111,211…薄膜抵抗体、112,212…NPN
トランジスタ、113,213…金属配線、114,214…第２のコ
ンタクト用窓、120…下敷酸化膜。
明するための図であり、第２図は従来例に係る薄膜抵抗
の製造方法を説明するための図である。 101,201…Ｎ型半導体基板、102,202…Ｐ型ベース領域、
103,203…N+型エミツタ領域、104,204…N+型コレクタオ
ーミツクコンタクト領域、105,205…フイールド酸化
膜、106,206…コンタクト用窓、107,207…下地酸化膜、
108,208…気相成長窒化膜、109,209…気相成長酸化膜、
110,210…薄膜層、111,211…薄膜抵抗体、112,212…NPN
トランジスタ、113,213…金属配線、114,214…第２のコ
ンタクト用窓、120…下敷酸化膜。
Claims (1)
- 【請求項１】半導体基板に拡散領域を形成する工程、 前記半導体基板表面に第１の熱酸化膜を形成する工程、 前記拡散領域上の前記第１の熱酸化膜に前記拡散領域に
達する第１の窓を空ける工程、 前記第１の窓の前記拡散領域表面に第２の熱酸化膜を形
成する工程、 前記第１及び第２の熱酸化膜上に気相成長窒化膜を形成
する工程、 前記気相成長窒化膜上に酸化膜を形成してパターニング
し、この酸化膜をマスクとして前記気相成長窒化膜に前
記第１の窓に包含されるべく第２の窓を空け、前記酸化
膜を除去すると同時に前記第２の窓に位置する前記第２
の熱酸化膜を除去して前記拡散領域表面を露出する工
程、 前記第２の窓の前記拡散領域表面露出部分に第３の熱酸
化膜を形成する工程、 前記半導体基板表面に金属薄膜を形成する工程、 前記金属薄膜を薄膜抵抗に形成する工程、 前記第３の熱酸化膜を除去する工程、 前記薄膜抵抗体と前記第２の窓に金属配線を形成し、熱
処理を施す工程とからなることを特徴とする薄膜抵抗の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59227311A JPH0714032B2 (ja) | 1984-10-29 | 1984-10-29 | 薄膜抵抗の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59227311A JPH0714032B2 (ja) | 1984-10-29 | 1984-10-29 | 薄膜抵抗の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61104653A JPS61104653A (ja) | 1986-05-22 |
| JPH0714032B2 true JPH0714032B2 (ja) | 1995-02-15 |
Family
ID=16858811
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59227311A Expired - Lifetime JPH0714032B2 (ja) | 1984-10-29 | 1984-10-29 | 薄膜抵抗の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0714032B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2762473B2 (ja) * | 1988-08-24 | 1998-06-04 | 株式会社デンソー | 半導体装置の製造方法 |
| JP3255995B2 (ja) * | 1992-10-23 | 2002-02-12 | 株式会社日立製作所 | テレビ電話装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5916362A (ja) * | 1982-07-19 | 1984-01-27 | Matsushita Electronics Corp | 半導体装置の製造方法 |
-
1984
- 1984-10-29 JP JP59227311A patent/JPH0714032B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61104653A (ja) | 1986-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0714032B2 (ja) | 薄膜抵抗の製造方法 | |
| JPH0511668B2 (ja) | ||
| JPS6336140B2 (ja) | ||
| JPH04112532A (ja) | 半導体集積回路の製造方法 | |
| JPS6356708B2 (ja) | ||
| JPH0366815B2 (ja) | ||
| JPS5933271B2 (ja) | 半導体装置の製造方法 | |
| JP3013385B2 (ja) | 半導体装置の製造方法 | |
| JPS58170012A (ja) | 半導体装置の製造方法 | |
| JPH0117256B2 (ja) | ||
| JPS63211755A (ja) | 半導体装置の製造方法 | |
| JPS60226160A (ja) | 薄膜抵抗装置の製造方法 | |
| JPS5952550B2 (ja) | 半導体装置の製造方法 | |
| RU795311C (ru) | Способ изготовлени транзисторных структур | |
| JP2817184B2 (ja) | 半導体装置の製造方法 | |
| JPS628939B2 (ja) | ||
| JPS6165447A (ja) | 半導体装置の製造方法 | |
| JPS6327863B2 (ja) | ||
| JPH02226758A (ja) | 半導体装置 | |
| JPH047588B2 (ja) | ||
| JPS6214953B2 (ja) | ||
| JPH0576767B2 (ja) | ||
| JPH05235018A (ja) | 半導体装置の製造方法 | |
| JPS588140B2 (ja) | 半導体装置の製造方法 | |
| JPH03773B2 (ja) |