JPS6020903B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS6020903B2
JPS6020903B2 JP51080248A JP8024876A JPS6020903B2 JP S6020903 B2 JPS6020903 B2 JP S6020903B2 JP 51080248 A JP51080248 A JP 51080248A JP 8024876 A JP8024876 A JP 8024876A JP S6020903 B2 JPS6020903 B2 JP S6020903B2
Authority
JP
Japan
Prior art keywords
silicon
layer
oxide film
silicon oxide
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP51080248A
Other languages
English (en)
Other versions
JPS535578A (en
Inventor
和夫 堀江
洋一 赤坂
克博 塚本
博一 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP51080248A priority Critical patent/JPS6020903B2/ja
Publication of JPS535578A publication Critical patent/JPS535578A/ja
Publication of JPS6020903B2 publication Critical patent/JPS6020903B2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)
  • Weting (AREA)

Description

【発明の詳細な説明】 この発明は半導体装置の製造方法に係り、特に改良され
た選択拡散工程を用いた半導体装置の製造方法に関する
ものである。
従来、半導体装置の製造に当って行なう半導体への不純
物の選択拡散は、主として酸化膜をマスクとして行われ
てきた。
第1図a〜gは従来のバィポーラトランジスタの製造方
法の工程を説明するための各工程における半導体素子の
縦断面図で「半導体基板1の上に成長させたェピタキシ
ャル層2の表面を酸化し、酸化シリコン膜3を形成する
(図a)。この上にホトレジスト膜による所望のパター
ンのホトレジストマスク4を作り(図b)、こののマス
ク4を通して酸化シリコン膜3を鯛刻して酸化シリコン
膜パターン3′を形成させる(図c)。ホトレジストマ
スク4を除去(図d)後、この酸化シリコン膜パターン
3′を通して不純物デポジットさせる(図e)。31は
この際に生じる酸化シリコン膜である。
次いで酸化雰囲気中で不純物をェピタキシャル成長層2
中へ拡散させ、ベース拡散層5を形成するとともに酸化
シリ、コン膿32を生ぜしめる(図f)。以下ェミッタ
の形成についてもェミツタ用ホトレジスト・マスク41
を作り(図g)、上述と同様な手段でェミッタを形成す
る。
以上のように従来の方法では単結晶基板の酸化をはじめ
として、半導体の酸化を伴う工程を多用するので、この
ために素子の特性に好ましくない影響を与えることがあ
った。
すなわち、バィポーラ・トランジスタの製造に当ってベ
ース拡散後、ヱミッタ拡散用のマスクを得るためにいわ
ゆるベース酸化を行なうのでベース不純物(例えばボロ
ン)が酸化膜中に吸い込まれ、ベースの表面不純物濃度
が低下し、トランジスタ定数hFEの低下、1/f雑音
の増加、もしくはコンタクト不良などを招くことはその
一例である。また、単結晶基板の酸化、特に高温酸化に
よって、素子特性の劣化する可能性の多いことは常識と
なっている。そして化学蒸着法〔ChemicalVa
porDeposition(CVD)〕等による上積
み酸化膜をマスクとして用いる方法も、このCVD法の
制御性の悪さと、生成した酸化膜の質の悪さが、工程上
の大きな障害となっている。
これら従釆方法の欠点を解消するめに開発された先行技
術では、不純物の拡散源としてイオン注入法によって形
成された.ドープド、多結晶シリコン(Dbpos)を
用いている。このためマスクとしてホトレジスト膜を用
いることができるので、これによって半導体基板を酸化
し酸化膜を形成することによる欠点を軽減し、酸化膜成
長およびそのエッチングの工程を省略もしくは減少させ
ている。第2図a〜h″はこの先行技術を単体バイポー
ラトランジスタの製造に適用した一例を示す各工程にお
ける半導体素子の縦断面図である。先ず、単結晶である
半導体基板1の上に成長させたェピタキシャル層2の表
面は酸化させることなく、多結晶シリコン層6を全面に
成長させる(図a)。次にこの多結晶シリコン層6の上
にホトレジスト膜による所望パターンのホトレジストマ
スク4を作り(図b)、このマスク4を通して不純物イ
オンの注入を行なうと、ホトレジスト膜が注入イオンを
阻止し、その開口部すなわち所望のベース領域を形成す
べき位置の上の多結晶シリコン層6中に不純物イオン(
例えばボロン)が注入される(図c)。次にマスク4を
除去して、熱処理により不純物をェピタキシャル層2中
へドライブ拡散させてベース領域7を形成する(図d)
。この拡散工程中もしくは拡散工程後に多結晶シリコン
層6を酸化し、酸化シリコン膜8を形成する(図eもし
くはe′)。しかる後ェミツタ用ホトレジスト・マスク
9を酸化シリコン膜8−ヒに作り、これを通しててイオ
ン(例えば、隣もしくは枇素)をイオン注入し、酸化シ
リコン膜8中に不純物を入れ(図fもしくはf′)、次
に図示していないが、マスク9を除去し、酸化シリコン
膜8中の不純物をェピタキシャル層2中に舷醸させェミ
ッタを形成する。次に、先行技術の単体トランジスタ製
作のための他の適用例を第2図e″〜h″について説明
する。
第2図dに示すベース不純物ドライブ工程の後に再びホ
トレジストによるヱミッタ用パターンのホトレジストマ
スク9を作り(図e″)、これをマスクとしてェミッタ
不純物(例えば燐もし〈は硯素)のイオンを多結晶シリ
コン層6中へ注入する(図f″)。而る後ホトレジスト
マスク9を除去し、熱処理によりェミツタ不純物をェピ
タキシャル層2中へ拡散させ、ェミッタ領域10を形成
する(図g″)。次に図h″に示すように多結晶シリコ
ン層6を酸化し、酸化シリコン膜8を形成させ、この酸
化シリコン膜8を電極・コンタクト形成用マスクとして
使用する。さて、上記先行技術において、多結晶シリコ
ン層6を酸化するとき、不純物を含む多結晶シリコンと
不純物を含まない多結晶シリコンとではその酸化速度が
異なり、例えば燐、枇秦あるいはアンチモン等を含む多
結晶シリコンでは増速化され(第2図e)、また例えば
ガリウム等を含む多結晶シリコンでは減速酸化され(第
2図e′)、いずれも不純物を含まない多結晶シリコン
部分との間に酸化シリコン膜8の段差を生ずる。また例
えば2種のイオンを含む多結晶シリコンでは、イオンの
組合せにより得られる酸化シリコン膜8の形状は第2図
h″のようになる。したがって単体のバィポーラトラン
ジス夕の製造においては、このような酸化シリコン膜8
の段差を次の工程のホトレジストマスク形成時にマスク
合せのレジスタ・マークとして利用できる。しかし上記
イオンを用いた場合でもイオン注入量が少ない場合や、
ボロンを用いた場合には酸化シリコン膜の段差が小さく
なり、レジスタ・マークとして不適当な場合がある。ま
た第2図e″の工程のように多結晶シリコン層6を酸化
することなく、次段のェミツタ用ホトレジスト・マスク
9を形成する場合にはしジスタ・マークが存在しない。
したがってこのような場合にはあらかじめトランジスタ
形成領域以外の領域にマスク合せ用のレジスタ・マーク
を適当な方法で形成する必要があり、そのため半導体基
板1の面積を大きく設計する必要があった。また上記先
行技術において、多結晶シリコン層6へのイオン注入工
程(第2図cもしくはf″)において「多結晶シリコン
層6のイオン注入領域上は常に保護されずに外気にさら
されているため有害不純物の付着、混入には十分の注意
が必要とされる。しかしイオン注入時における真空ポン
プ系の油蒸気による表面汚染は避けることが出来ない。
この発明は、これら従釆方法の欠点を解消するためにな
されたもので、不純物の拡散源としてイオン注入法によ
って形成されたドープド・多結晶シリコンを用いて選択
拡散マスクとしてホトレジスト膜を用いることができる
ようにし、これによって半導体基板の酸化工程を減少せ
しめるとともに、あらかじめ多結晶シリコン層の表面に
短時間で薄い酸化シリコン膜を形成することにより多結
晶シリコン層の表面を保護し汚染を避け得るようにし、
さらに次段のマスク合せにこの薄い酸化シリコン膜をエ
ッチングすることによる段差をレジスタ・マークとして
用い得るようにすることによって、別個にレジスタ・マ
ークを形成する手数を省略し、半導体基板の面積を小さ
くするとともに、酸化シリコン膜成長およびそのエッチ
ング時間の短縮、工程の簡略化を図り、もって生成半導
体装置の性能向上、製造原価の低減を図った半導体装置
の製造方法を提供することを目的とするものである。
第3図a〜〆はこの発明を単体/ゞィポーラ・トランジ
スタの製造に適用した実施例例の工程を説明するための
各工程における半導体素子の縦断面図である。
第1の実施例としてはまず、半導体基板1の上に成長さ
せたェピタキシヤル層2の表面は酸化させることなく、
多結晶シリコン層6を全面に成長させ、次に多結晶シリ
コン層6の表面全面に酸化シリコン膜81を形成する(
図a)。この酸化シリコン膜81の厚さは、次段のマス
ク合せにおいて、厚みの段差が判別でき且つイオン注入
等の工程で多結晶シリコン層6の表面汚染を防ぐ程度で
あればよい。但し酸化シリコン膜81の厚さがロット間
で変動することを考えるとあまり薄い膜厚を選ぶことは
好ましくない。そこで、この実施例においては500〜
1500△程度の腰厚の酸化シリコン膜を用いた。次に
この酸化シリコン膜81の上にホトレジスト膜による所
望のパターンのホトレジスト・マスク4を形成し(図b
)、このマスク4と通してベース用の不純物イオンの注
入を行なうと、ホトレジスト膜が注入ィオンンを阻止し
「その関孔部すなわち所望のベース領域を形成すべき位
置の上の多結晶シリコン層6中に不純物イオン(例えば
ボロン)が注入される。(図c)。次にマク4を適して
、酸化シリコン膜81の一部すなわちイオン注入後表面
が汚染されている酸化シリコン膜を周知の方法で除去し
、ベース領域を形成すべき位置に臨む部分が開孔された
酸化シリコン膜パターン82を形成し、熱処理により、
不純物をェピタキシャル層2中へ拡散させベース領域7
を形成する(図d)、。この拡散工程中もしくは拡散工
程後に多結晶シリコン層6を酸化し、酸化シリコン膜8
を形成する(図e)。この酸化シリコン膜8には上記酸
化シリコン膜パターン82の厚さに相当する段差が生じ
ているため、次段のマスク合せ工程が極めて容易となる
。次にェミッタ用ホトレジスト・マスク9を酸化シリコ
ン膜8上に形成し、これを通してイオン(例えば「燐も
しくは硯素)を注入し、酸化シリコン膜8中に、不純物
を入れ(図f)「次に図には示していないが「マスク9
を除去し、酸化シリコン膜8中の不純物をェピタキシャ
ル層2に拡散させェミツタを形成する。この際酸化シリ
コン膜8中のェミツタ不純物を拡散には酸化性雰囲気を
用いる。非酸化性雰囲気を用いると、拡散が非常に起り
‘こくいことが枇素の場合の後方散乱解析によって判っ
た。すなわち、第1図で説明した従来の方法では、ベー
ス拡散後ェミッタ拡散用マスクとして単結晶ェピタキシ
ヤル層を酸化するため、前述の如くベース不純物の酸化
膜への吸込み効果を生じ、ベース層の表面不純物濃度の
低下を起しているが、第3図で説明したこの発明の方法
によれば単結晶ェピタキシャル層ではなく、その上に形
成した多結晶シリコン層を酸化するので、ェピタキシャ
ル層内のべ−ス層への悪影響は少ない。
この効果の例を第4図に示す。図はベース層内の不純物
(ボロン)の表面から深さ方向に測定した濃度分布を示
し、曲線Aは従来の方法によるもの、曲線Bは第3図に
ついて上述した、この発明の方法によるものである。曲
線Aに示すように従来の方法では「基板と酸化シリコン
膜との界面において酸化膜への吸込効果のために不純物
濃度約1′3〜1〜′10に低下してしまう。従って前
述の如くトランジスタ定数hFEの低下、1/f雑音の
増加等の不都合を生ずる。この発明の方法によれば曲線
Bに示すように基板表面における不純物低下が極めて少
なく従来の方法に比して大いに改善された結果が得られ
る。以下さらに、この発明による利点を詳しく説明する
。
上記第3図a〜fの説明では、図面の上では第2図で説
明した先行技術に比べ最初に多結晶シリコン層6上に酸
化シリコン膜81を形成する工程とその一部を除去する
工程とが多くなるが、先行技術においても第2図に図示
していないが、トランジスタ形成領域以外の領域の単結
晶ェピタキシヤル成長層2上にレジスタ・マークを作る
必要があり、それを酸化シリコン膜で形成すると工程数
は同じである。しかるにこの発明では酸化シリコン膜8
1の厚みが極めて薄いため酸化シリコン膜形成のための
所要時間が短かく「 しかも酸化シリコン膜の形成は多
結晶シリコン上に行なわれるのでほとんどこの工程によ
る悪影響を認められない、むしろ酸化シリコン膜81を
形成したため.すでに述べたが、イオン注入時等に表面
に付着した有害不純物を第3図dの工程で酸化シリコン
膜の除去と同時に取り去ってしまうため、後の熱処理工
程で有害不純物がェピタキシャル層2中へ混入すること
を防ぎ、先行技術と同じベース不純物分布(第4図曲線
B)をもつ単体トランジス外こおいて、さらにhFEの
高い、1/f雑音の少ないものが得られる。また、この
ように酸化シリコン膜81を形成し一部を除去するとい
う簡単な工程により、別個のレジスターマークを不要と
して半導体基板1の面積を小さくしてマスク合せも簡単
に出来、高性能なトランジスタを作ることが出来るとい
う利点がある。
次にこの発明による酸化シリコン膜形成法の他の利点に
ついて説明する。
第3図において多結晶シリコン庵6の厚さは薄過ぎると
注入イオンをその中に収めることが難しくそのためには
極めて低エネルギーでの注入を必要とし制御が困難であ
り、一方、この層6の厚さが過大の場合は後の工程でこ
の多結晶シリコン層6を酸化したときの酸化シリコン膜
厚が大となり、次の工程でのパターニングが不正確とな
る。従って多結晶シリコン6の厚さは1000〜150
0△程度が望ましい。先行技術のように多結晶シリコン
層に直接イオン注入する(第2図c)場合、例えばボロ
ンィオンを注入する場合には20〜3皿eV程度の低い
エネルギーを用いる必要がある。ところが現在市販のイ
オン注入器では・この程度の低エネルギーではイオン電
流が比較的小さく、従って所要のイオンを注入するのに
長時間を要する。これに対してこの発明のように「多結
晶シリコン層6の上に酸化シリコン膜81を成してから
イオン注入工程に入る場合には「例えばボロンィオンが
500〜1500A程度酸化シリコン膜81中を通過し
て多結晶シリコン層6の中に止るようにするのがよく、
注入エネルギーは30〜6雌eVを用いることができる
。現在市販の注入器ではこの程度のエネルギーになると
周知のように上記低エネルギーの場合の約2倍のイオン
電流が得られ、イオン注入所要時間を約1/2に短縮す
るという大きな利点が生ずる。次にこの発明による単体
トランジスタ製造方法の第2の実施例を第3図e′〜g
について説明する。
第3図dに示すベース不純物ドライブ工程後再びホトレ
ジストによるェミッタ用パターンのホトレジストマスク
9を形成し、これをマスクとしてェミッタ不純物(例え
ば燐、もしくは枇素)のイオンを多結晶シリコン層6中
へ注入する(図e′)。而る後ホトレジスト・マスク9
を除去し、熱処理により、ェミッタ不純物をェピタキシ
ャル層2中へドライブ拡散させ、ェミッタ領域10を形
成する(図f′)。この拡散工程中もしくは拡散工程後
に多結晶シリコン層6を酸化し、酸化シリコン膜8を形
成する(図g′)。この場合拡散工程には例えば耽素の
場合、後述のように酸化性雰囲気を用いることが望まし
い。次に図には示していないがこの酸化シリコン膜8を
電極コンタクト形成用のマスクとして使用することがで
き、そのマスク合せには酸化シリコン膜8に形成,され
ている段差をレジスタマークとして用いることができる
。この実施例の利点はェミツタ不純物を多結晶シリコン
層6中へ注入することにある。すなわち上述したように
多結晶シリコン層6の厚さは1000〜1500△程度
が望ましいが、この中にヱミツタ不純分が収まるために
は、例えば枇素の場合注入エネルギーは60〜12皿e
Vでよい。周知のように現在量産用に用いられる市販の
イオン注入器はほとんど20倣eV迄のものであり、充
分使用することが出来る。これは第3図a〜fについて
説明した第1の実施例の後半の工程(図e,f)に比し
て次のような利点がある。すなわち第1の実施例では、
多結晶シリコン層6を酸化した酸化シリコン膜8の中に
ェミッタ不純物が収まるようにイオン注入を行なってい
る(第3図f)が、酸化シリコン膜8の厚まは2200
〜3500Aとなっており、不純物に枇素を用いる場合
注入エネルギーは200〜30皿eVが必要となり、市
販のイオン注入器は使えず新たに高エネルギー注入器を
必要とするのに比してこの第2の実施例は一般の効果を
もっている。次にこの発明による単体トランジスタ製造
のための第3の実施例を第3図e″〜〆について説明す
る。
第3図dに示すベース不純物ドライブ工程後もしくはド
ライブ工程前に全面に酸化シリコン膜83を形成する(
図に″)。こ酸化シリコン膜83のうちベース領域7上
に臨む多結晶シリコン層6上の酸化シリコン膜83の厚
さは、、次段のイオン注入等の工程で多結晶シリコン層
6の表面汚染を防ぐ程度であればよく、この実施例にお
いては100〜500△程度のものを用いた。次にこの
酸化シリコン膜83の上にホトレジスト膜による所望の
パターンのホトレジスト。マスク9を形成し、このマス
ク9を通してェミツタ不純物(例えば燐もしくは批素)
のイオンを多結晶シリコン層6中へ注入する(図f″)
。次にホトレジスト・マスク9を通して、酸化シリコン
膜83の一部、すなわち、イオン注入後表面が汚染され
ている酸化シリコン膜を全層もしくは表面層のみ周知の
方法で除去し酸化シリコン膜パターン84を形成し而る
後ホトレジストマスク9を除去し、熱処理により、ェミ
ッタ不純物をェピタキシヤル層2中へドライブ拡散させ
、ェミッタ領域10を形成する(図〆)。この拡散工程
では第2の実施例でも述べたが、例えばェミッタ不純物
が枇秦等では酸化性雰園を用いることが望ましい。次に
図には示していないがこの拡散工程中もしくは拡散工程
後に多結晶シリコン層6を酸化し酸化シリコン膜を形成
し、電極コンタト形成用のマスクとして使用する。マス
ク合せには第2の実施例と同様酸化シリコン膜の段差を
レジスタ・マークとして用いることが出来る。この実施
例の利点は酸化シリコン膜蟹3の形成により、多結晶シ
リコン層6の表面汚染を防ぎ、第3図〆の工程で酸化シ
リコン膜の除去と同時に有害不純物を取り去ることにあ
るが、この酸化シリコン膜83の形成を第3図dに示す
ベース不純物ドライブ工程前に行なうとさらに有利とな
る。すなわちこの酸化シリコン膜83の形成は比較的低
温で短時間に行なわれるが、このような低温処理を図c
,dにおける多結晶シリコン層6への不純物イオン注入
後、ェピタキシヤル層2へのドライブ拡散前に行なうと
、多結晶シリコン層中での不純物(例えばポロン)の拡
散係数は単結晶シリコン中に比べて極めて大きいため「
不純物は多結晶層6内で均一に再分布する。第5図はそ
の説明のための図であり、単結晶シリコン上に形成され
た1500Aの多結晶シリコン層中にボロンィオンを1
×1び5肌‐2注入した試料につき、ボロンの分布をイ
オンマイクロアナライザーで測定した結果を示している
。図中曲線Aはイオン注入直後の不純物の分布である。
曲線Bは950℃という比較的低温で50分熱処理した
後の分布であり、多結晶シリコン層中で均一に分布して
いる。曲線Cはその後1100午0で10び分の熱処理
によりドライブ拡散したときの分布である。このように
いわゆる二段拡散をすると多結晶シリコン層の厚さが半
導体基板内で多少の不同があってもヱピタキシャル層2
への不純物導入量の不均一は抑制でき、判導体基板全体
に亘つて一様となり従って製品歩留りの向上が可能とな
る。すなわち、酸化シリコン膜83の形成工程が=1段
の拡散の初段拡散工程を兼ねることになる。さらにこの
実施例の他の利点ついてのべる。上述したように第3図
町′もしくはまのヱミッタ不純物のドライブ工程におい
て少なくともその初期に酸化性雰囲気を用いることが望
ましい。第6図は一例としてェピタキシャル成長層2上
の1000Aの厚さの多結晶シリコン層6中に不純物(
枇素)イオンを注入したときの不純物分布を後方散乱解
析法で調べた結果を示す、図中曲線Aはイオン注入直後
の枇素の分布を示し、曲線Bは乾燥窒素雰囲気中100
0℃40分の熱処理後の分布、曲線Cは乾燥酸素雰囲気
中1000q040分の熱処理後の分布、曲線Dは緑酸
素雰囲気中1000q04の片の熱処理後の分布でであ
る。第6図に示すように「曲線Bの乾燥窒素雰囲気を用
いた場合、注入した枇素のうち40%以上は外向拡散(
o山diHusion)すなわち、半導体基体とは逆の
外向きに逃げてしまう。しかし曲線Cのように酸化性雰
囲気を用いた場合注入した枇素は100%多結晶シリコ
ン層およびェピタキシヤル層中に残っている。曲線Dの
ように多結晶シリコン層をすべて酸化シリコン膜に変え
た場合には注入された枇素は100%ェピタキシャル層
中にドライブ拡散されている。このことから明らかなよ
うに第3図〆の工程において酸化シリコン膜83のうち
イオン注入後表面が汚染されている酸化シリコン膜の表
面層のみを除去して少し酸化シリコン膜を多結晶シリコ
ン層上に残す方法は、次段のドライブ工程においてェミ
ツタ不純物の外向拡散を最初から防止することができる
ため自由に拡散の雰囲気を選択でき、非酸化性雰囲気を
用いてもよい従ってェミッタ・ベース接合の深さを自由
に制御出来る利点をもっている。次にこの発明による単
体トランジスタ製造のための第4の実施例を説明する。
工程はほゞ第3図e″〜g″と同様であるので図は省略
する。この実施例では第3図dに示す工程においてベー
ス不純物ドライブ工程を省略し酸化シリコン膜83を形
成し第3図f″の工程に移る。従ってこの段階ではベー
ス領域7はほとんど形成されていない。図f″に相当す
るドライブ工程でベースおよびェミツタの不純物を同時
にドライブ拡散する。この実施例はェミッタ不純物の拡
散係数がベース不純物のそれより非常に4・さし、場合
(例えばェミッタ不純物に砥素ベース不純物にボロン等
)に有効であり、第3の実施例で述べた利点の他に熱処
理によるドライブ工程が一回省略できるという利点があ
る。ところで上記実施例の説明では、この発明を単体バ
ィポーラトランジスタの製造に利用する場合について述
べたがこの発明の方法はバィポーラ集積回路の製造もし
くは不純物拡散を必要とする他の半導体装置の製造にも
適用できることは明らかであり、また本実施例のように
NPNトランジスタのみにとゞまらずPNPトランジス
タにおいても有用性があることは言うまでもない。
さらに上記説明ではベース領域形成後ェミッタ領域を形
成しているが工程を逆にしてェミッタ領域形成後ベース
領域を形成してもよい。また図中半導体基板上にェピタ
キシャル層を形成しているが半導体基板のみを用いても
同じように実施できることは明らかである。また説明中
P型不純物としてボロン、N型不純物として燐もしくは
枇素として説明したがその他の不純物も用いることが可
能であることは云うまでもない。さらにこの発明でイオ
ン注入用のマスクとしてホトレジストマスクを多用した
が、CVD法による窒化シリコン膜もしくは酸化シリコ
ン膜等を用いることも可能である。この発明は以上説明
したとうり、従釆のバィポーラトランジスタの製法の欠
点を十分補なうのに有効であるが、さらにこの発明の効
果について具体的に説明する。
第7図はトランンジス夕の定数hF8のコレクタ電流に
対する特性を示すもので、曲線Aに示す従来法によるも
のと比較し、曲線Bに示す前述の先行技術によるものは
hF8のコレクタ電流依存性特にコレクタ電流の小さい
時の改善が著しく、さらに曲線Cに示すこの発明による
ものはさらにhFEがコレクタ電流の全範囲に亘つて改
善されていることが判る。第8図はベース不純物のドラ
イブ工程の違いによるウェハ−内での抵抗のバラツキを
示し、Aは最初から110000で行なった場で、Bは
900℃で拡散し、ついで1100qoで拡散するいわ
ゆるコ段拡散を行った場合、Cは第3の実施例のように
、二段拡散のうち初段拡散を薄い酸化シリコン膜形成と
同時行ないついで1100℃で拡散したものである。図
のCではBの結果とほとんど同様にウェハ一内で均一な
抵抗分布をもっている。このように多結晶シリコン層へ
の不純物ドーピングに制御性のよいイオン注入法を用い
、さらにこの発明の簡単な工程を加えることにより1つ
のウェハ内の各素子間の定数hF8のバラツキも小さく
土3%以内に収めることができ、しかもhFEの値のさ
らに改善されたトランジスタを製造できる効果がある。
以上詳述したように、この発明では半導体装置の製造に
イオン注入法を適用するに当って、イオン注入層表面に
予め保護薄層を設けこれを透してイオン注入を行なうよ
うにすることによってイオン注入時の真空ポンプ系等か
らの汚染が防止でき、更にこの保護膜を爾後の工程の必
要に応じて選択エッチングして生じる段差を利用して次
段工程におけるマスク合わせ用のレジスタ。
マークとして利用できることにより、半導体装置の性能
向上、所要基板の小形化、工程の簡略化が可能であり、
特性の良好な半導体装置を安価に製造できるという顕著
な効果を有する。
【図面の簡単な説明】
第1図a〜gは従来の方法を説明するための各工程にお
ける半導体装置の縦断面図、第2図a〜h″は先行技術
を単体バィポーラトランジスタの製造に適用した一例を
示す各工程における判導体装置の縦断面図、第3図a〜
g″はこの発明を単体バィポーラトランジスタの製造に
適用した実施例を説明するための各工程における半導体
装置の縦断面図、第4図はこの発明の如く多結晶シリコ
ン層を用いた場合と従来の方法とで得られるボロン不純
物のベース領域での濃度分布を示す図、第5図および第
6図はそれぞれェピタキシャル成長層上の多結晶シリコ
ン層へボロンィオンおよび枇素イオンを注入した直後と
その後の熱処理後とのそれぞれの不純物の分布を示す図
、第7図は従来方法、先行技術の方法およびこの発明の
方法で製造されたトランジスタの定数hFEのコレクタ
電流に対する特性を示す図「第8図はベース不純物拡散
を2段階に変化させた時およびその初段階での拡散によ
って表面に酸化シリコン薄膜を形成するようにした時の
効果を示す図である。 図において、1!ま半導体基体、2はェピタキシャル成
長層「 4は第1のホトレジストマスク、6は半導体層
「 81は半導体酸化膜、8は酸化シリコン層「9は第
2のホトレジストマスクである。 なお「図中同一符号は同一または相当部分を示す。第4
図 第5図 第1図 第2図 第6図 第8図 第3図 第T図

Claims (1)

  1. 【特許請求の範囲】 1 半導体基体もしくはこの半導体基体表面に生成され
    たエピタキシヤル成長層上に上記半導体基体もしくはエ
    ピタキシヤルセ成長層とは結晶構造の異なる半導体層を
    形成する第1の工程、上記半導体層上に半導体酸化膜を
    形成する第2の工程、上記半導体酸化膜上に所望パター
    ンのマスクを形成する第3の工程、上記マスクを通じ上
    記半導体基体もしくはエピタキシヤル成長層には実質的
    に到達しないようなエネルギーで上記半導体酸化膜を透
    過して上記半導体層に不純物イオンを注入する第4の工
    程、上記半導体酸化膜のうち上記不純物イオンが通過し
    た領域の全部もしくは表面部分を除去する第5の工程、
    並びに上記半導体層中に注入された不純物を上記半導体
    基体もしくはエピタキシヤル成長層中へ熱拡散させる第
    6の工程を備えたことを特徴とする半導体装置の製造方
    法。 2 半導体基体にシリコン基体を用い、半導体層に多結
    晶シリコン層を用い、半導体酸化膜に酸化シリコン膜を
    用い、マスクにホトレジストマスクを用いたことを特徴
    とする特許請求の範囲第1項記載の半導体装置の製造方
    法。 3 多結晶シリコン層の厚さを1000〜1500Åと
    したことを特徴とする特許請求の範囲第2項記載の半導
    体装置の製造方法。 4 シリコン基体もしくはシリコン基体表面に生成され
    たシリコンエピタキシヤル成長層上に多結晶シリコン層
    を形成する第1の工程、上記多結晶シリコン層上に酸化
    シリコン膜を形成する第2の工程、上記酸化シリコン膜
    の上に所望パターンの第1のホトレジストマスクを形成
    する第3の工程、上記第1のホトレジストマスクを通じ
    て上記シリコン基体もしくはシリコンエピタキシヤル成
    長層には実質的に到達しないようなエネルギーで上記酸
    化シリコン膜を透過して上記多結晶シリコン層に第1の
    不純物イオンを注入する第4の工程、上記酸化シリコン
    膜のうち上記第1の不純物イオンが通過した領域の全部
    もしくは表面部を除去する第5の工程、上記多結晶シリ
    コン層中に注入された第1の不純物を上記シリコン基体
    もしくはシリコンエピタキシヤル成長層中に熱拡散させ
    る第6の工程、上記多結晶シリコン層を酸化させ上記酸
    化シリコン膜を含む酸化シリコン層を形成する第7の工
    程、上記酸化シリコン層上に所望パターンを第2のホト
    レジストマスクを形成する第8の工程、上記第2のホト
    レジストマスクを通じて上記シリコン基体もしくはシリ
    コンエピタキシヤル成長層には実質的に到達しないよう
    なエネルギーで上記酸化シリコン層に第2の不純物イオ
    ンを注入する第9の工程、並びに上記酸化シリコン層中
    に注入された第2の不純物を上記シリコン基体もしくは
    エピタキシヤル成長層中へ熱拡散させる第10の工程を
    備えた半導体装置の製造方法。 5 シリコン基体もしくはシリコン基体表面に生成され
    たシリコンエピタキシヤル成長層上に多結晶シリコンン
    層を形成する第1の工程、上記多結晶シリコン層上に酸
    化シリコン膜を形成する第2の工程、上記酸化シリコン
    膜の上に所望パターンの第1のホトレジストマスクを形
    成する第8の工程、上記第1のホトレジストマスクを通
    じて上記シリコン基体もしくはシリコンエピタキシヤル
    成長層には実質的に到達しないようなエネルギーで上記
    酸化シリコン膜を透過して上記多結晶シリコン層に第1
    の不純物イオンを注入する第4の工程、上記酸化シリコ
    ン膜のうち上記第1の不純物イオンが通過した領域の全
    部もしくは表面部を除去する第5の工程、上記多結晶シ
    リコン層中に注入された第1の不純物を上記シリコン基
    体もしくはシリコンエピタキシヤル成長層中へ熱拡散さ
    せる第6の工程、上記多結晶シリコン層の露出面と上記
    酸化シリコン膜表面とに亘つて設けられ所望のパターン
    を有する第2のホトレジストマスクを形成する第7の工
    程、上記第2のホトレジストマスクを通じて上記シリコ
    ン基体もしくはシリコンエピタキシヤル成長層には実質
    的に到達しないようなエネルギーで上記多結晶シリコン
    層に第2の不純物イオンを注入する第8の工程、並びに
    上記多結晶シリコン層中に注入された第2の不純物を上
    記シリコン基体もしくはシリコンエピタキシヤル成長層
    中へ熱拡散させる第9の工程を備えた半導体装置の製造
    方法。 6 第7の工程における第2のホトレジストマスクは多
    結晶シリコン層の露出面と酸化シリコン膜表面上とに亘
    つて設けられた酸化シリコン薄膜を介して形成すること
    を特徴とする特許請求の範囲第5項記載の半導体装置の
    製造方法。 7 シリコン基体もしくはシリコン基体表面に生成され
    たシリコンエピタキシヤル成長層上に多結晶シリコン層
    を形成する第1の工程、上記多結晶シリコン層上に酸化
    シリコン酸を形成する第2の工程、上記酸化シリコン膜
    の上に所望のパターンの第1のホトレジストマスクを形
    成する第3の工程、上記第1のホトレジストマスクを通
    して上記シリコン基体もしくはシリコンエピタキシヤル
    成長層には実質的に到達しないようなエネルギーで上記
    酸化シリコン膜を透過して上記多結晶シリコン層に第1
    の不純物イオンを注入する第4の工程、上記酸化シリコ
    ン膜のうち上記第1の不純物イオンが通過した領域の全
    部もしくは表面部を除去する第5の工程、上記多結晶シ
    リコン層の露出面と上記酸化シリコン膜表面とに亘つて
    設けられ所望のパターンを有する第2のホトレジストマ
    スクを形成する第6の工程、上記第2のホトレジストマ
    スクを通じて上記シリコン基体もしくはシリコンエピタ
    キシヤル成長層には実質的に到達しないようなエネルギ
    ーで上記多結晶シリコン層に第2の不純物イオンを注入
    むる第7の工程、並びに上記多結晶シリコン層中に注入
    された第1および第2の不純物を上記シリコン基体もし
    くはシリコンエピタキシヤル成長層中へ熱拡散させる第
    8の工程を備えた半導体装置の製造方法。
JP51080248A 1976-07-05 1976-07-05 半導体装置の製造方法 Expired JPS6020903B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP51080248A JPS6020903B2 (ja) 1976-07-05 1976-07-05 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP51080248A JPS6020903B2 (ja) 1976-07-05 1976-07-05 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS535578A JPS535578A (en) 1978-01-19
JPS6020903B2 true JPS6020903B2 (ja) 1985-05-24

Family

ID=13713010

Family Applications (1)

Application Number Title Priority Date Filing Date
JP51080248A Expired JPS6020903B2 (ja) 1976-07-05 1976-07-05 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS6020903B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60188610U (ja) * 1984-05-28 1985-12-13 トヨタ自動車株式会社 コンプライアンスステア抑制装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2557840B2 (ja) * 1986-03-13 1996-11-27 富士通株式会社 半導体装置の製造法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60188610U (ja) * 1984-05-28 1985-12-13 トヨタ自動車株式会社 コンプライアンスステア抑制装置

Also Published As

Publication number Publication date
JPS535578A (en) 1978-01-19

Similar Documents

Publication Publication Date Title
EP0090940B1 (en) Method of forming emitter and intrinsic base regions of a bipolar transistor
JP2543224B2 (ja) 半導体装置とその製造方法
KR0139805B1 (ko) 단일 실리콘 자기-정합 트랜지스터 및 이의 제조 방법
US4437897A (en) Fabrication process for a shallow emitter/base transistor using same polycrystalline layer
JPH0147014B2 (ja)
US5198692A (en) Semiconductor device including bipolar transistor with step impurity profile having low and high concentration emitter regions
EP0153686B1 (en) Method for making transistor
US7348250B2 (en) Bipolar structure with two base-emitter junctions in the same circuit
EP0378164B1 (en) Bipolar transistor and method of manufacturing the same
JPH05283520A (ja) 半導体装置の製造方法
EP0042380B1 (en) Method for achieving ideal impurity base profile in a transistor
KR940005449B1 (ko) 바이폴라 트랜지스터의 제조방법
JP2546650B2 (ja) バイポ−ラトランジスタの製造法
KR940004257B1 (ko) 바이폴라 트랜지스터의 제조방법
KR920005127B1 (ko) 선택적 에피택시를 이용한 자기정합된 바이폴라 트랜지스터의 제조방법
JPH0621077A (ja) 半導体装置およびその製造方法
JP4213298B2 (ja) 半導体装置の製造方法
JPH0227813B2 (ja)
JPH03270020A (ja) 半導体装置の製造方法
JPH01246871A (ja) バイポーラトランジスタの製造方法
JPS5982764A (ja) 半導体装置
JPH04273130A (ja) 半導体装置の製造方法
JPH01214166A (ja) バイポーラトランジスタを有する半導体集積回路装置
JPH0845953A (ja) 半導体装置
JPH04304641A (ja) 縦型バイポーラトランジスタ