JPS60209782A - 表示修飾制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は１表示データがコードイメージ（二で記憶され
る表示システムにおいて、表示文字データの縦倍幅表示
を行なう表示修飾制御装置）二関する。

〔発明の技術的背景とその問題点〕

表示システム（＝おいて、表示内容を強調表示するため
に１点滅（ブリンク）・反転（ＩＪ／Ｓ−ス）・高輝度
表示（）・イブライト）・色表示（カラー）等表示修飾
のための手法が存在することは周知のとおりである。又
、文書処理装置においては上記の他横倍幅表示及び縦倍
幅表示が知られている。

ところで上記縦倍幅表示に関し、表示データがドツトイ
メージにて記憶されている表示システムにおいては、表
示画面容量に対応して設けられるビットマツプメモリの
所定位置に縦方向に倍したデータを書込むだけで実現出
来る。このビットマツプメモリに対するデータの展開は
ファームウェアもしくはソフトウェアが行なうため処理
が頻雑になり、処理速度に難があることは周知のとおり
である。とこ、ろが表示データがコードイメージで記憶
される表示システムにおいて縦倍幅表示を実現しようと
してもその構造上単純な方法では実現出来ず、その様な
表示システムは見当らない。本発明は、表示データがコ
ードイメージにて記憶されて成る表示システムにおいて
、縦倍幅表示を実現するための一例について述べるもの
である。

〔発明の目的〕 本発明は上記背景技術に基づいてなされたものであり、
表示データがコードイメージにて記憶されて成る表示シ
ステムにおいて、縦倍幅表示を実現する表示修飾制御装
置を提供することを目的とする。

〔発明の概要〕

本発明は、この種表示システムが従来より持つコンポネ
ントに、更：＝、表示修飾メモリアドレス変換回路、ア
ドレスマルチプレクサ及びラスクアドレス変換回路を付
加した。上記表示修飾メモリ（＝は、別の表示修飾メモ
リに記憶された区画情報の１行前の同列位置における区
画修飾情報、ここでは縦倍幅指定情報が記憶され、メモ
リアドレス変換回路を介して出力されるアドレス情報に
基づき、コードメモリをアクセスし、該コードメモリか
ら得られるコード情報及び上記ラスクアドレス変換回路
を介して変換出力されるアドレス情報に基づき文字発生
器をアクセスする構成とした。

このことにより表示データがコードイメージにて記憶さ
れる表示システム（二おいても縦倍幅表示が実現出来、
又、表示データが・ぐターンイメージにて記憶される場
合と比較してソフトウェアもしくはファームウェア作成
者にかかる負担が著しく軽減される。

〔発明の実施例〕

以下、図面を使用して本発明実施例（二関し詳細に説明
する。第１図は本発明の実施例を示すブロック図である
。図において、１１は表示コントローラ（ＣＲＴＣ）で
ある。表示コントローラ１１はメインシステム（ＣＰＵ
：図示せず）とラスクスキャンタイプの表示モニタ（Ｃ
ＲＴ）２３とのインターフェースを司どり、ＣＰＵによ
りプログラミングされた内容に基づきコードメモリ１Ｍ
Ｊ９）のアクセス制御及びラスクタイミングの制御を行
なう。１２はアドレスマルチプレクサ（ＭＵＸｌ）であ
る。アドレスマルチプレクサ１２は上記表示コントロー
ラ１１により生成されるメモリアドレス及びアドレスバ
ス２４を介しＣＰＵから供給されるメモリアドレスとを
入力情報として得、いずれか一方のアドレス情報を選択
出力する。上記アドレスマルチプレクサに出力は後述す
る表示修飾メモリＣＡＭｌ、２＞ｌ　ｓ、Ｊ　４メモリ
アドレス変換回路（ＭＴ１５）及びアドレスマルチプレ
クサ（至）ＪＸｔ）１２へ供給される。

上記表示修飾メモリ１３には表示画面を構成する区画単
位毎縦倍幅指定情報が、表示修飾メモリ１４には１行前
の同列位置における区画の縦倍幅指定情報が格納される
。メモリアドレス変換回路１５は、入力されたメモリア
ドレス情報（二基づき１行前の同列位置における区画の
アドレス情報に変換する回路である。アドレスマルチプ
レクサ１７は表示修飾メモリ１４に記憶された内容（＝
従がい、アドレスマルチプレクサ１２あるいはメモリア
ドレス変換回路１５出力のいずれか一方のメモリアドレ
ス情報を選択し、コードメモリ１９へ供給する。１６は
パスドライバ（ＢＤ）である。パスドライバ１６はデー
タパメ２５及びコードメモリ１９の間にあってデータバ
ス２５の方向及び開閉制御を行なう。

表示修飾メモリ１３．１４及び表示コントローラ１１に
より生成出力されるラスタアドレス情報（ＲＡＤＲ）は
ラスタアドレス変換回路（Ｒ’ｌ’）Ｊ８へ供給される
。ラスタアドレス変換回路１８は表示コントローラ１１
により出力されるラスタアドレス情報を表示修飾メモリ
１３．１４の内容に従かい所定の値に変換する。

ここで変換出力されるラスタアドレス情報は文字発生器
（ＰＧ２０）へ供給される。尚コードメモリ１９はアド
レスマルチプレクサ１フ出力によってアドレッシングさ
れ、得られるコード情報は上記ラスタアドレス変換回路
１８出力と共に文字発生器２０のアクセスアドレスとな
る。

文字発生器２０によりツクターン、データに変換された
出力は並直列変換回路（Ｐ／５２１）へ供給され、シリ
アルドツト信号に変挾され、ビデオ制御回路（ＵＤ）２
２へ供給される。ビデオ制御回路２２へは他に表示コン
トローラ１１より表示のための同期信号（ＳＹＮＣ）が
供給されており、ここで合成制御され、ビデオ及び同期
信号として表示モニタ（ＣＲ’ｌ’２３　）へ供給され
る。

第２図（ａｌ　（ｂ）（Ｃ）は本発明実施例の動作を説
明するために引用した図であって、（ａＪは表示画面構
成、　（ｂＪはＣｍ）における区画アドレスｎのイメー
ジ、（ＣＩは区画アドレスｎの内容を縦倍幅修飾した際
のイメージを示す図である。

尚、この図で、ｎ”１−Ｙｓ　＋ｘｌとする。但し、Ｘ
はカラム番号、ｙｌはライン番号、ｌは表示画面を構成
するカラム数、ｍは表示画面を構成するライン数とする
。（０≦Ｘ４≦１１．　Ｏ＜　ｙｓ≦ｍ−１） 又、２ｍは１区画のラスタ数（０く勺≦８−１゜ａ≦ｙ
２≦２ａ−１）を示すものとする。

第３図（ａ）（ｂＪは第１図に示した実施例中１表示修
飾メモリ１３．１４のそれぞれのメモリアップを示す図
である。

以下、本発明実施例の動作につき詳細に述べる。

ＣＲＴ表示画面は、ｌカラム、ｍラインで構成され、１
区画は、２ａラスクから構成されるものとする。そしで
ある区画ｎを縦倍幅修飾すると仮定すれば第２図のよう
になる。図において、縦倍幅された区画ｎのラスタ２Ｘ
ｚと２Ｘ２＋１のデータは、縦倍幅される以前の区画ｎ
のラスタｘ２のデータと同一である（図中部）。又、縦
倍幅された区画ｎ＋Ｊのラスタ２Ｃｙｘ−ａ）と２Ｃｙ
ｚ−ａ）＋１のデータは、縦倍幅される以前の区画ｎの
ラスタｙ２のデータと同一である。（図中　部ン 縦倍幅を実現するためには、まず区画ｎでラスタアドレ
スを変換しなければならない。そして区画ｎ　＋７３で
は、ラスタアドレスを変換するタケでなくコードメモリ
１９をアクセスするメモリアドレスを、ｎ＋１ではなく
、Ｈに変換しなければならない。上記２つの役割をして
いるのが第１図に示したラスタアドレス変換回路１８と
メモリアドレス変換回路１５である。表示修飾メモリ１
３．１４及びマルチプレクサ１７は、その制御を行なっ
ている。

上述した様に表示修飾メモリ１３は、区画の縦倍幅指定
情報を記憶し、表示修飾メモリ１４は、１ライン前の同
カラム位置における区画の縦倍幅指定情報を記憶してい
るメモリである。

その様子を第３図に示す。即ち、表示修飾メモリ１３の
ｎ番地の内容と表示修飾メモリ１４のｎ＋／番地の内容
は同一である。ところで、アドレスマルチルクサ１７は
表示修飾メモリ１４のデータによりアドレスを切換える
ものであり、表示修飾メモリ１４で倍幅指定がなされて
いると、メモリアドレス変換回路１５から出力された区
画アドレスをコードメモリ１９へ送る。すなわち区画ｎ
＋ｌをアクセスするとき区画ｎのアドレスがコードメモ
リ１９へ送られる。

以上を考慮のうえ、第１図に示した実施例の動作につき
詳細に説明する。まず、表示コントローラ１１から区画
ｎのメモリアドレスが出力されたとする。このアドレス
はマルチプレクサ１２を通った後、表示修飾メモリ１３
、表示修飾メモリ１４に入る。表示修飾メモリ１３から
は区画ｎの倍幅指定情報（“１″とする）が出力され、
表示修飾メモリ１４からは区画ｎ　−７３の倍幅指定情
報（°０１とする）が出力される。

この２つの出力データは表示コントローラ１１から出力
されるラスタアドレスと共に、ラスタアドレス変換回路
８に入り、次式で示されるラタアドレスとする。

又区画ｘのメモリアドレスは、マルチプレクサ１２を通
ってコードメモリ１９をアクセスし、区画ｎのコードデ
ータを出力する。このデータと上記変換されたラスタア
ドレスにより文字パターン発生器２０がアク−ヒスされ
て、ＣＲＴ表示データ（ツクターンデータ）が出力され
る。以後は並直列変換回路２１とビデオ制御回路２２を
通って表示モニタ２３に表示が行なわれる。

次に１表示コントローラ１１から区画ｆｉ＋６のメモリ
アドレスが出力されたとする。このアドレスは上記と同
様表示修飾メモＵ１３，１４をアクセスし表示修飾メモ
リ１３からは区画ｎ＋ｔｉの倍幅指定情報が、（１０″
とする）表示修飾メモリ１４からは区画ｎの倍幅指定情
報（１１１とする）が出力される。そして、ラスタアド
レス変換回路１８により、次式で示されるラスタアドレ
スに変換される。

但し、Ｘは入力ラスタアドレス、ｙは出力ラスタアドレ
ス、ａは区画のラスタｖ２とする。

また区画ｎ　＋　／のメモリアドレスはメモリアドレス
変換回路１５に入って区画ｎのメモリアドレスに変換さ
れ、マルチプレクサ１７を通ってゴー１−メモリ１９を
アクセスし、区画ｎのコードデータを出力する。以後の
動作は、表示コントローラ１１から区画ｎのメモリアド
レスが出力された時と同じである。

〔発明の効果〕

以上説明の如く本発明によれば表示データがコードイメ
ージにて記憶される表示システムにおいて縦倍幅表示を
実現できる他以下に列挙する効果を奏する。

（１）表示データがノ４ターンイメージにて記憶される
表示システムの様に縦倍幅のためのデータ変換を不要と
する。このことは、ファームウェアあるいはソフトウェ
アのｆ２グラマにかかる負担が大幅に軽減されることを
意味する。

（２）　上記データ変換が必要ないため処理速度が向上
する。

（３）縦倍幅表示を行なうためには従来パターンメモリ
を必要としていたが、本発明によりコードメモリでも実
現できるようになるため、表示データを記憶するメモリ
容量が少なくて済む。

（４）更に１表示データが−パターンイメージにて記憶
されるディスプレイシステムにおいても本発明を応用す
ることが出来上記と同様の効果を得ることができる。

【図面の簡単な説明】

第１図は本発明の実施例を示すブロック図、第２図（ａ
ｌ　（ｂＪ　（Ｃ）及び第３図（ａｌ　（ｂｌは本発明
実施例の動作を説明するために引用した図である。 １１・・・表示コントローラ（ＣＲＴＣン、１２．１７
・・・アドレスマルチプレクサ（ＭＵＸｒ　ｅｘ　）、
１３　ｐ１４・・・表示修飾メモリ（ＡＭ、、２）、１
５・・・メモリアドレス変換回路（ＭＴ）、Ｊ８・・・
ラスタアドレス変換回路（ＲＴ）、１９・・・コードメ
モリ（ＣＭ）、２０・・・文字発生器（ＰＧ）。 出願人代理人　弁理士　鈴　江　武　彦第２図 第３図 手続補正書（方側 、Ｅ＋ｘ＋　”！”ｇ１？、ｓ 特許庁長官　志　賀　字　殿 １、事件の表示 特願昭５９−６７０７８号 ２、発明の名称 表示修飾制卸装置 ３、補正をする者 事件との関係　特許出願人 （３０７）　株式会社　東芝　ゝ ４、代理人 昭和５９年６月２６日 ７、補正の内容 明細書第１４頁第４行目に「第２図（ａｌ　（ｂｌ　（
Ｃ１及びｊ８３図１８１　（ｂｌは」とあるを「第２図
及び第３図は」と訂正する。 （

Claims (1)

【特許請求の範囲】
1. 表示データが表示画面を構成する行列の区画単位でコー
   ドイメージにて記憶されるコードメモリと、該区画単位
   毎表示データの縦倍幅指定情報を記憶する第１の表示修
   飾メモリと、該第１の表示修飾メモリに記憶された区画
   情報の１行前の同列位置における縦倍幅指定情報を記憶
   する第２の表示修飾メモリと、表示コントローラにより
   生成出力される区画アドレス情報及びメインシステムに
   より生成出力される区画アドレス情報を切換え出力する
   第１のマルチプレクサと、該第１のマルチプレクサを介
   して出力される区画アドレス情報、及びある区画アドレ
   スからその区画の１行前の同列位置；二おける区画アド
   レス情報に変換するメモリアドレス変換回路出力を入力
   情報として得、上記第２の表示修飾メモリが示す内容に
   従かい上記コードメモリに対して区画アドレス情報を供
   給する第２のマルチプレクサと、上記表示コントローラ
   にヨリ生成出力されるラスクアドレス情報を上記第１・
   第２の表示修飾メモリに記憶された内容に従力１い適当
   なラスクアドレス情報に変換するラスクアドレス変換回
   路と、上記コードメモリ出力及びラスクアドレス変換回
   路出力に基づｌ、Ｘてアクセスされ、所望の・ぐターン
   情報を出力する文字パターン発生器とを具備することを
   特徴とする表示修飾制御装置。