JPS60211666A - クロツク再生装置 - Google Patents
クロツク再生装置Info
- Publication number
- JPS60211666A JPS60211666A JP59068449A JP6844984A JPS60211666A JP S60211666 A JPS60211666 A JP S60211666A JP 59068449 A JP59068449 A JP 59068449A JP 6844984 A JP6844984 A JP 6844984A JP S60211666 A JPS60211666 A JP S60211666A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- clock
- divider
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は２位相同期回路を有するクロック再生装置に関
する。
する。
従来例の構成とその問題点
同期信号に位相クロックのとれたクロックを生成しなけ
ればならないときにはＰＬＬ回路がよく用いられる。−
例としてビデオテープレコーダ（以後ＶＴＲと呼ぶ）の
映像信号を処理する際、映像信号に含まれる水平同期信
号に同期したクロックを必要とする場合がよく起こる。
ればならないときにはＰＬＬ回路がよく用いられる。−
例としてビデオテープレコーダ（以後ＶＴＲと呼ぶ）の
映像信号を処理する際、映像信号に含まれる水平同期信
号に同期したクロックを必要とする場合がよく起こる。
このクロック生成には、第１図に示す様なＰＬＬ回路が
通常用いられる。第１図において、入力端子（１）より
印加された外部同期信号は映像信号から抜き出された水
平同期信号であり１位相比較器（２）の−万の入力端子
に入る。位相比較器（２）の他方の入力端子には１分周
器（５）より外部同期信号の周波数と等しい周波数の信
号Ｆ１が入る。位相比較器（２）では、外部同期信号と
信号Ｆｌとの位相誤差が誤差電圧に変換して出力され、
低域ろ波器（３）に入り、ここでは前記誤差電圧が平滑
化された誤差電圧となり、電圧制御型発振器（４）の発
振周波数を制御する。電圧制御型発振器（４）からのク
ロックは、出力端子（６）と分局器（５）に印加される
。分局器（５）では、電圧制御型発振器（４）からのマ
スタークロックを１／Ｎシて前記信号Ｆ１〔内部クロッ
ク〕を生成する。すなわち、出力端子（６）からのクロ
ック周波数Ｆ２は、外部同期信号をＦとしてＮ倍の周波
数となるＮ−Ｆなる周波数となる。
通常用いられる。第１図において、入力端子（１）より
印加された外部同期信号は映像信号から抜き出された水
平同期信号であり１位相比較器（２）の−万の入力端子
に入る。位相比較器（２）の他方の入力端子には１分周
器（５）より外部同期信号の周波数と等しい周波数の信
号Ｆ１が入る。位相比較器（２）では、外部同期信号と
信号Ｆｌとの位相誤差が誤差電圧に変換して出力され、
低域ろ波器（３）に入り、ここでは前記誤差電圧が平滑
化された誤差電圧となり、電圧制御型発振器（４）の発
振周波数を制御する。電圧制御型発振器（４）からのク
ロックは、出力端子（６）と分局器（５）に印加される
。分局器（５）では、電圧制御型発振器（４）からのマ
スタークロックを１／Ｎシて前記信号Ｆ１〔内部クロッ
ク〕を生成する。すなわち、出力端子（６）からのクロ
ック周波数Ｆ２は、外部同期信号をＦとしてＮ倍の周波
数となるＮ−Ｆなる周波数となる。
以上が映像信号を処理するときに必要となるクロック再
生装置の構成であるが１画像処理用のクロックとしては
、水平同期信号に安定に位相ロックすることが必要であ
る。そのため電圧制御型発振器（４］としては１例えば
水晶発振器、 ＬＣ共振によル発振器、マルチバイブレ
ーク等がよく用いられる。一般に外部同期信号に対する
周波数応答範囲は、マルチバイブレークが一番広く±４
０％程度。
生装置の構成であるが１画像処理用のクロックとしては
、水平同期信号に安定に位相ロックすることが必要であ
る。そのため電圧制御型発振器（４］としては１例えば
水晶発振器、 ＬＣ共振によル発振器、マルチバイブレ
ーク等がよく用いられる。一般に外部同期信号に対する
周波数応答範囲は、マルチバイブレークが一番広く±４
０％程度。
その次に広いのがＬＣ発振器で±２０％程度、水晶発振
器は±８％程度である。−万、移相安定度の高さの観点
からすると、水晶発振器が一番安定であり、マルチバイ
ブレータは比較的移相安定度が低い。ＶＴＲからの再生
信号には、ノーマル再生モードとサーチモードがあり、
ノーマル再生モードでは１フイールド（ＮＴＳＣ方式で
は１７６０秒）内に水平同期信号の数が２６２．５個、
サーチモードでは１フイールド内に水平同期信号の数が
±１００数十個程度可変する場合もあり１周波数の可変
応答範囲は±５０％程度必要とされる。上記の様子を第
２図に説明する。第２図はヘリカルスキャン方式のＶＴ
Ｒのテープパターンである。テープの走行方向及びＶＴ
Ｒのシリンダの回転方向を矢印１方向・１方向のように
設定すると、ノーマルモードの再生のときは、 ＶＴＲ
のヘッドはＡからＤの方向へ走行する。このときは、１
フイールド内の水平同期信号の数は２６２．５本である
。サーチモードで早送り再生をする場合には、 ＶＴＲ
のヘッドはたとえばＡからＢの方向へ走行することにな
り、この時はαＨの数にして２ＸＱ！Ｈの数だけ１フイ
ールド内の水平同期信号が減ることになり、よって水平
同期信号の周波数が低くなることになる。又１サーチモ
ードで逆方向早送り再生をする場合には、 ＶＴＲのヘ
ットはＡからＣの方向へ走行することになり、この時は
αＨの数にして２×αＨの数だけｌフィールド内の水平
同期信号が増すことになり、水平同期信号の周波数が高
くなることになる。よって、高速のサーチにより再生を
行うと、水平同期信号の数が大幅に増したり減ったりす
ることになり、水平同期信号の周波数に対して可変応答
範囲が広い電圧制御型発振器が必要とされる。又１位相
安定度が良くないとジッタを生む原因となる。
器は±８％程度である。−万、移相安定度の高さの観点
からすると、水晶発振器が一番安定であり、マルチバイ
ブレータは比較的移相安定度が低い。ＶＴＲからの再生
信号には、ノーマル再生モードとサーチモードがあり、
ノーマル再生モードでは１フイールド（ＮＴＳＣ方式で
は１７６０秒）内に水平同期信号の数が２６２．５個、
サーチモードでは１フイールド内に水平同期信号の数が
±１００数十個程度可変する場合もあり１周波数の可変
応答範囲は±５０％程度必要とされる。上記の様子を第
２図に説明する。第２図はヘリカルスキャン方式のＶＴ
Ｒのテープパターンである。テープの走行方向及びＶＴ
Ｒのシリンダの回転方向を矢印１方向・１方向のように
設定すると、ノーマルモードの再生のときは、 ＶＴＲ
のヘッドはＡからＤの方向へ走行する。このときは、１
フイールド内の水平同期信号の数は２６２．５本である
。サーチモードで早送り再生をする場合には、 ＶＴＲ
のヘッドはたとえばＡからＢの方向へ走行することにな
り、この時はαＨの数にして２ＸＱ！Ｈの数だけ１フイ
ールド内の水平同期信号が減ることになり、よって水平
同期信号の周波数が低くなることになる。又１サーチモ
ードで逆方向早送り再生をする場合には、 ＶＴＲのヘ
ットはＡからＣの方向へ走行することになり、この時は
αＨの数にして２×αＨの数だけｌフィールド内の水平
同期信号が増すことになり、水平同期信号の周波数が高
くなることになる。よって、高速のサーチにより再生を
行うと、水平同期信号の数が大幅に増したり減ったりす
ることになり、水平同期信号の周波数に対して可変応答
範囲が広い電圧制御型発振器が必要とされる。又１位相
安定度が良くないとジッタを生む原因となる。
発明の目的
本発明は外部同期信号に同期した広範囲の周波数応答で
、しかも移相安定度の高いクロックを生成できるクロッ
ク再生装置を提供することを目的とする。
、しかも移相安定度の高いクロックを生成できるクロッ
ク再生装置を提供することを目的とする。
発明の構成
本発明のクロック再生装置は、外部同期信号と内部クロ
ックとの位相差に応じて発振器の周波数を制御し、かつ
この発振器の出力信号を分周手段を介して前記内部クロ
ックを作るよう位相同期回路を構成すると共に、前記分
周手段を、前記外部同期信号に応じて分局段数が可変さ
れる第１の分局器と、この第１の分局器の出力を更に分
周して前記内部クロックを出力する第２の分周器とで構
成して第１の分局器の出力に前記外部同期信号周波数に
同期した整数倍の周波数の安定した出力クロックを得る
ことを特徴とする。
ックとの位相差に応じて発振器の周波数を制御し、かつ
この発振器の出力信号を分周手段を介して前記内部クロ
ックを作るよう位相同期回路を構成すると共に、前記分
周手段を、前記外部同期信号に応じて分局段数が可変さ
れる第１の分局器と、この第１の分局器の出力を更に分
周して前記内部クロックを出力する第２の分周器とで構
成して第１の分局器の出力に前記外部同期信号周波数に
同期した整数倍の周波数の安定した出力クロックを得る
ことを特徴とする。
実施例の説明
以下１本発明の実施例を第８図と第４図に基づいて説明
する。第８図はＶＴＲの映像信号を処理する際の映像信
号に含まれる水平同期信号に同期したクロックを生成す
る本発明のクロック再生装置で、入力端子（７）より印
加された外部同期信号は映像信号から抜き出された水平
同期信号であり１位相比較器（８）の−万の入力端子に
入る。他方の入力端子には外部同期信号の周波数と等し
い周波数の内部クロック信号Ｆ】が入る。位相比較器（
８）では。
する。第８図はＶＴＲの映像信号を処理する際の映像信
号に含まれる水平同期信号に同期したクロックを生成す
る本発明のクロック再生装置で、入力端子（７）より印
加された外部同期信号は映像信号から抜き出された水平
同期信号であり１位相比較器（８）の−万の入力端子に
入る。他方の入力端子には外部同期信号の周波数と等し
い周波数の内部クロック信号Ｆ】が入る。位相比較器（
８）では。
外部同期信号と内部クロック信号Ｆ１との位相誤差が誤
差電圧に変換し出力され、低域ろ波器（９）に入り、こ
こでは前記誤差電圧が平滑化された誤差電ロックは、入
力が並列接続された異なる分局段数の分周器（１１＋）
（１１，＋Ｊ・・・とこの分周器（１１，）（１１２）
・・・のうらの１つの出力を選択する切替回路（６）と
で構成される第１の分周器Ｑ１の前記分周器（１１１）
（１１２）・・・に供給される。切替回路＠は前記外部
同期信号の周波数に応じて切替えられる信号０４）が印
加されている。切替回路（２）の出力信号は、第２の分
局器αＧと出力端子Ｃ１ｆ９に印加される。第２の分周
器αつでは切替回路（ロ）の出力信号をＮ分周して前記
内部クロック信号Ｆｌを生成している。すなわら、出力
端子Ｑ１からのクロック周波数Ｆ２は、外部同期信号の
周波数をＦとしてＮ−Ｆなる周波数となる。
差電圧に変換し出力され、低域ろ波器（９）に入り、こ
こでは前記誤差電圧が平滑化された誤差電ロックは、入
力が並列接続された異なる分局段数の分周器（１１＋）
（１１，＋Ｊ・・・とこの分周器（１１，）（１１２）
・・・のうらの１つの出力を選択する切替回路（６）と
で構成される第１の分周器Ｑ１の前記分周器（１１１）
（１１２）・・・に供給される。切替回路＠は前記外部
同期信号の周波数に応じて切替えられる信号０４）が印
加されている。切替回路（２）の出力信号は、第２の分
局器αＧと出力端子Ｃ１ｆ９に印加される。第２の分周
器αつでは切替回路（ロ）の出力信号をＮ分周して前記
内部クロック信号Ｆｌを生成している。すなわら、出力
端子Ｑ１からのクロック周波数Ｆ２は、外部同期信号の
周波数をＦとしてＮ−Ｆなる周波数となる。
以上がクロック再生装置の構成だが１画像処理用のクロ
ックとしては水平同期信号に安定に移相ロックすること
が必要である。しかもＶＴＲからの再生信号においてサ
ーチモードの場合には１フイールド内に水平同期信号の
数が最大±１００数十個程度可変しそれに応じてクロッ
クの周波数の応答範囲が最大±５０％程度の条件を満た
さないといけないために、電圧制御型発振器Ｃｔｔは１
位相安定度の高い発振器、たとえばＬＣ型発振器を用い
、ノーマルモードのときの第１の分周器ｑ３の分周段数
をＭとすると、電圧制御型発振器ＱＯ出力のマスターク
ロックの周波数はＭ−Ｎ’Ｆ＋で表わすことができる。
ックとしては水平同期信号に安定に移相ロックすること
が必要である。しかもＶＴＲからの再生信号においてサ
ーチモードの場合には１フイールド内に水平同期信号の
数が最大±１００数十個程度可変しそれに応じてクロッ
クの周波数の応答範囲が最大±５０％程度の条件を満た
さないといけないために、電圧制御型発振器Ｃｔｔは１
位相安定度の高い発振器、たとえばＬＣ型発振器を用い
、ノーマルモードのときの第１の分周器ｑ３の分周段数
をＭとすると、電圧制御型発振器ＱＯ出力のマスターク
ロックの周波数はＭ−Ｎ’Ｆ＋で表わすことができる。
さらにサーチモードにおいては、第１の分周器時の分局
段数を信号Ｏ尋により、どの分局器の出力を使うか選択
し出力としてＮ′Ｆなる周波数のクロックを生成するこ
とが可能である。なお、信号Ｏ→を生成する切替信号発
生回路ａηは、−例として外部同期信号の周波数に応じ
て信号す４を出力する構成とする。第１の分局器（至）
の例として、水平同期信号の周波数が低くなって分局段
数Ｍでは追従しきれなくなった場合には、切替回路（ロ
）の出力はＭより分１４段数の多い分局段数の分周器出
力を取り出すように切替えられクロック周波数を低くし
て外部同期信号に同期した低い周波数のクロックが出力
端子ＣＪＱに出力される。又、水平同期信号の周波数が
高くなって第１の分周器時の分周段数Ｍでは追従しきれ
なくなった場合には、切替回路時はＭより分局段数の少
い分局段数の分周器出力を取り出すように信号側によっ
て指示されクロック周波数を高くすることができ、外部
同期信号に同期した高い周波数のクロックが出力端子Ｑ
Ｑに出力さＩ″Ｌる。
段数を信号Ｏ尋により、どの分局器の出力を使うか選択
し出力としてＮ′Ｆなる周波数のクロックを生成するこ
とが可能である。なお、信号Ｏ→を生成する切替信号発
生回路ａηは、−例として外部同期信号の周波数に応じ
て信号す４を出力する構成とする。第１の分局器（至）
の例として、水平同期信号の周波数が低くなって分局段
数Ｍでは追従しきれなくなった場合には、切替回路（ロ
）の出力はＭより分１４段数の多い分局段数の分周器出
力を取り出すように切替えられクロック周波数を低くし
て外部同期信号に同期した低い周波数のクロックが出力
端子ＣＪＱに出力される。又、水平同期信号の周波数が
高くなって第１の分周器時の分周段数Ｍでは追従しきれ
なくなった場合には、切替回路時はＭより分局段数の少
い分局段数の分周器出力を取り出すように信号側によっ
て指示されクロック周波数を高くすることができ、外部
同期信号に同期した高い周波数のクロックが出力端子Ｑ
Ｑに出力さＩ″Ｌる。
このように本実施例によれば、 ＰＬＬ回路において、
目Ｍ記ＰＬＬに含ましる分周手段として１分局段数を可
変できる第１の分局器を設けたことにより。
目Ｍ記ＰＬＬに含ましる分周手段として１分局段数を可
変できる第１の分局器を設けたことにより。
外部同期信号に対して広い周波数応答範囲で移相安定度
の高いクロックを取り出すことを実現している。
の高いクロックを取り出すことを実現している。
第４図は本発明の他の実施例を示す。この第４図は第８
図とは第１の分周器時の具体的な構成が異なる。第４図
において第１の分周器時は・分周段数を可変できる１系
統の分周器（ト）と、信号ａηに応じて分周器（ト）に
分周段数を指定する分局段数切替回路Ｃ１ｌとで構成さ
れている。−例として、可変分周器の分局段数を単独あ
るいは縦続接続されたカウンタのロード値又はクリア値
の値を外部同期信号の周波数に応じて変えるように構成
すると、出力端子ａＱにＮ−Ｆなる周波数のクロックを
生成することができる。
図とは第１の分周器時の具体的な構成が異なる。第４図
において第１の分周器時は・分周段数を可変できる１系
統の分周器（ト）と、信号ａηに応じて分周器（ト）に
分周段数を指定する分局段数切替回路Ｃ１ｌとで構成さ
れている。−例として、可変分周器の分局段数を単独あ
るいは縦続接続されたカウンタのロード値又はクリア値
の値を外部同期信号の周波数に応じて変えるように構成
すると、出力端子ａＱにＮ−Ｆなる周波数のクロックを
生成することができる。
なお、上記各実施例において、電圧制御型発振器叫はＬ
Ｃ型発振器としたが、これは周波数応答範囲がある程度
広く移相安定度が高い発振器であれば何でも良い。又、
外部同期信号を映像信号の水平同期信号としたがこれも
限定されるものではない。
Ｃ型発振器としたが、これは周波数応答範囲がある程度
広く移相安定度が高い発振器であれば何でも良い。又、
外部同期信号を映像信号の水平同期信号としたがこれも
限定されるものではない。
発明の効果
以上の説明のように本発明のクロック再生装置によると
、外部同期信号の周波数の整数倍の周波数のクロックを
生成するＰＬＬにおいて１前記ＰＬＬに含まれる分周手
段を１分局段数を可変できる第１の分局器と、更にＮ分
周する第２の分局器で構成し、外部同期信号に応じて第
１の分局器の分局を変えることにより第１の分局器から
出力クロックを生成するようにしているので、外部同期
信号に対して広範囲の周波数応答でしかも移相安定度の
高いクロックが得られるものである。
、外部同期信号の周波数の整数倍の周波数のクロックを
生成するＰＬＬにおいて１前記ＰＬＬに含まれる分周手
段を１分局段数を可変できる第１の分局器と、更にＮ分
周する第２の分局器で構成し、外部同期信号に応じて第
１の分局器の分局を変えることにより第１の分局器から
出力クロックを生成するようにしているので、外部同期
信号に対して広範囲の周波数応答でしかも移相安定度の
高いクロックが得られるものである。
第１図は映像信号に含まれる水平同期信号に同期したク
ロックを生成する従来のクロック再生装置のブロック図
、第２図は１フイールド内に水平同期信号の数が増減す
る理由を示すためのテープパターン図、第３図及び第４
図はそれぞれ本発明の一実施例のブロック図である。 （８）・・・位相比較器、（９）・・・低域ろ波器、
ＱＯ・・・電圧制御型発振器、（１１１０１１２） −
（１１ｎ）−分周器、Ｑ２・・・切替回路、ａ：１・・
第１の分局器、 ０５・・・第２の分局器。 ＯＱ・・・出力端子、ｔｌη・・・切替信号発生回路、
（ト）・・・分周器、 Ｑｌ・・・分周段数切替回路、
Ｆｌ・・・内部クロック信号 代理人 森本義弘 第１図 す 第２図
ロックを生成する従来のクロック再生装置のブロック図
、第２図は１フイールド内に水平同期信号の数が増減す
る理由を示すためのテープパターン図、第３図及び第４
図はそれぞれ本発明の一実施例のブロック図である。 （８）・・・位相比較器、（９）・・・低域ろ波器、
ＱＯ・・・電圧制御型発振器、（１１１０１１２） −
（１１ｎ）−分周器、Ｑ２・・・切替回路、ａ：１・・
第１の分局器、 ０５・・・第２の分局器。 ＯＱ・・・出力端子、ｔｌη・・・切替信号発生回路、
（ト）・・・分周器、 Ｑｌ・・・分周段数切替回路、
Ｆｌ・・・内部クロック信号 代理人 森本義弘 第１図 す 第２図
Claims (1)
- 【特許請求の範囲】 １、外部同期信号と内部クロックとの位相差に応じて発
振器の周波数を制御し、かつこの発振器の出力信号を分
局手段を介して前記内部クロックを作るよう位相同期回
路を構成すると共に、前期分周手段を、前記外部同期信
号に応じて分周段数か可変される第１の分周器と、この
第１の分局器の出力を更に分周して前記内部クロックを
出力する第２の分局器とで構成して第１の分周器の出力
に前記外部同期信号周波数に同期した整数倍の周波数の
出力クロックを得るクロック再生装置。 ２、第１の分局器を、入力が並列接続された分局段数の
異なる複数の分周器と、この複数の分周器の出力を切替
える切替回路とで構成し。 外部同期信号の周波数により前記の切替回路を制御する
よう構成したことを特徴とする特許請求の範囲第１項記
載のクロック再生装置。 ８、第１の分局器を、ｌ系統の分局器で構成し。 外部同期信号の周波数により前記分局器の分局段数が制
御されるよう構成したことを特徴とする特許請求の範囲
第１項記載のクロック再生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59068449A JPS60211666A (ja) | 1984-04-05 | 1984-04-05 | クロツク再生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59068449A JPS60211666A (ja) | 1984-04-05 | 1984-04-05 | クロツク再生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60211666A true JPS60211666A (ja) | 1985-10-24 |
Family
ID=13374024
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59068449A Pending JPS60211666A (ja) | 1984-04-05 | 1984-04-05 | クロツク再生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60211666A (ja) |
-
1984
- 1984-04-05 JP JP59068449A patent/JPS60211666A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5157355A (en) | Phase-locked loop device having stability over wide frequency range | |
| JPS60211666A (ja) | クロツク再生装置 | |
| EP0078542B1 (en) | Color video signal recording apparatus | |
| JP2503546B2 (ja) | 搬送色信号の周波数低域変換装置 | |
| JP4410873B2 (ja) | クロック発生装置 | |
| JPS6014522A (ja) | デジタル信号に同期したクロツク信号発生装置 | |
| JPS6076812A (ja) | 位相同期回路 | |
| JP3244437B2 (ja) | クロック発生回路および方法 | |
| JPH09130237A (ja) | Ｐｌｌ回路及び転送データ信号処理装置 | |
| JPH0322773A (ja) | 位相同期型発振回路 | |
| KR0141689B1 (ko) | 고속 pll 주파수 합성회로 | |
| JP2800825B2 (ja) | デイジタル映像信号再生装置 | |
| JPH0759052A (ja) | 自動周波数追従装置 | |
| JP3066037B2 (ja) | フェイズロックドループ回路 | |
| JPH0340266A (ja) | 発振回路の制御装置 | |
| JPH0638116A (ja) | 位相同期ループ回路 | |
| JPS62217706A (ja) | Ｆｍ変調回路 | |
| JPH07162304A (ja) | Ｐｌｌ周波数シンセサイザ回路 | |
| JPH03206773A (ja) | Ｐｌｌ出力切替装置 | |
| JPH0148701B2 (ja) | ||
| JPH05268081A (ja) | クロツク発生回路 | |
| JPS5897993A (ja) | ビデオテ−プレコ−ダ用クロマ信号記録回路 | |
| JPH06189277A (ja) | アスペクト比変換装置 | |
| JPH08237119A (ja) | Ｐｌｌ回路 | |
| JPH04180388A (ja) | 色信号処理装置 |