JPS60213031A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS60213031A JPS60213031A JP59069323A JP6932384A JPS60213031A JP S60213031 A JPS60213031 A JP S60213031A JP 59069323 A JP59069323 A JP 59069323A JP 6932384 A JP6932384 A JP 6932384A JP S60213031 A JPS60213031 A JP S60213031A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- polycrystalline
- type impurity
- layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/547—Monocrystalline silicon PV cells
Landscapes
- Light Receiving Elements (AREA)
- Formation Of Insulating Films (AREA)
- Photovoltaic Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
ゝ産業上の利用分野
本発明はゲルマニウムを用いた半導体装置の製造方法に
関し、特に不純物を導入した後の熱処理工程に関するも
のである。
関し、特に不純物を導入した後の熱処理工程に関するも
のである。
従来例の構成とその問題点
従来例として１μｍ帯用０ゲルマニウム受光素子の製造
方法で説明する。
方法で説明する。
ゲルマニウム基板の一生面にイオン注入法に゛より不純
物を導入したる後、２酸化シリコン膜（Ｓ １０２ ）
を化学気相成長法（ＣＶＤ法）により堆積し、熱処理を
施こして、注入不純物を活性化していた。
物を導入したる後、２酸化シリコン膜（Ｓ １０２ ）
を化学気相成長法（ＣＶＤ法）により堆積し、熱処理を
施こして、注入不純物を活性化していた。
Ｓｉｏ２とＧｅの熱膨張係数が異なるため、熱処理工程
でゲルマニウムに結晶欠陥が発生し、受光素子の暗電流
が増大し、電気的特性に悪影響を及はしている。
でゲルマニウムに結晶欠陥が発生し、受光素子の暗電流
が増大し、電気的特性に悪影響を及はしている。
発明の目的
本発明はこのような従来の問題に鑑み、Ｇｏ半導体装置
の製造方法に於て、新しい熱処理保護膜を提供すること
を目的とする。
の製造方法に於て、新しい熱処理保護膜を提供すること
を目的とする。
発明の構成
本発明はゲルマニウム基板の一生面の所定の領域に所定
の不純物をイオン注入法又は拡散法により導入した後、
少なくともＧｅ基板の一生面に非単結晶ゲルマニウムを
堆積し、熱処理を行うものである。
の不純物をイオン注入法又は拡散法により導入した後、
少なくともＧｅ基板の一生面に非単結晶ゲルマニウムを
堆積し、熱処理を行うものである。
実施例の説明
以下本発明の一実施例を図面により説明する。
第１〜第４図は本発明の一実施例で、Ｇｏ受光素子の製
造工程の主要工程の断面図である。
造工程の主要工程の断面図である。
ｎ型Ｇｅ基板１の一生面に７オトレジスト２に開孔部を
形成し、イオン注入法によりベリリウム（Ｂｅ ）を注
入し、環状のＢｅ注入層３を形成する（第１図）。
形成し、イオン注入法によりベリリウム（Ｂｅ ）を注
入し、環状のＢｅ注入層３を形成する（第１図）。
次に第１図と同様の方法でフォトレジスト４を注入のマ
スクとして、ポロン（Ｂ）を注入しＢ注入層６を形成す
る。こ＼で肝要なことは、Ｂ注入層６の外縁部はＢｅ注
入層３の内縁部と接しかつ注入層の深さが浅いことであ
る（第２図）。
スクとして、ポロン（Ｂ）を注入しＢ注入層６を形成す
る。こ＼で肝要なことは、Ｂ注入層６の外縁部はＢｅ注
入層３の内縁部と接しかつ注入層の深さが浅いことであ
る（第２図）。
次にイオン注入したＧｅ基板１の一生面に分子ビームエ
ピタキシャル法（ＭＢＥ法）ヲ用いて多結晶Ｇｏ ６を
成長し、６５０℃で２０分間アルゴン雰囲気中で熱処理
し、注入した不純物を活性化し、ｐ型不純物層３’、５
’を形成する。ｐ型不純物層３′は受光部、ｐ型不純物
層６′はガードリング部となる（第３図）。Ｇｅ基板１
と多結晶Ｇｏ ６の熱膨張係数は大略等しいので、熱膨
張係数の差による結晶欠陥の発生することはない。多結
晶Ｇｅ６を除去し、化学気相成長法（ＣＶＤ法）で５ｌ
ｏ２７を形成し、ｐ型不純物層３′の表面に形成した５
１０２に開孔部を設け、ｐ型不純物層３′とオーミック
接触となる金属、例えばアルミニウム（Ａ１）を形成し
て電極８とする。ｎ型Ｇｅ基板１の他の主面には金−ス
ズ（Ａｕ−Ｓｎ）からなるオーミック電極９を形成し、
Ｇｏ受光素子が完成する（第４図）。
ピタキシャル法（ＭＢＥ法）ヲ用いて多結晶Ｇｏ ６を
成長し、６５０℃で２０分間アルゴン雰囲気中で熱処理
し、注入した不純物を活性化し、ｐ型不純物層３’、５
’を形成する。ｐ型不純物層３′は受光部、ｐ型不純物
層６′はガードリング部となる（第３図）。Ｇｅ基板１
と多結晶Ｇｏ ６の熱膨張係数は大略等しいので、熱膨
張係数の差による結晶欠陥の発生することはない。多結
晶Ｇｅ６を除去し、化学気相成長法（ＣＶＤ法）で５ｌ
ｏ２７を形成し、ｐ型不純物層３′の表面に形成した５
１０２に開孔部を設け、ｐ型不純物層３′とオーミック
接触となる金属、例えばアルミニウム（Ａ１）を形成し
て電極８とする。ｎ型Ｇｅ基板１の他の主面には金−ス
ズ（Ａｕ−Ｓｎ）からなるオーミック電極９を形成し、
Ｇｏ受光素子が完成する（第４図）。
熱処理保護膜として、多結晶Ｇｏ ６を用いているので
、エツチングの差が単結晶であるＧｅ基板１と大きく異
なり、多結晶Ｇｅｅを選択的に除去することが容易であ
る。
、エツチングの差が単結晶であるＧｅ基板１と大きく異
なり、多結晶Ｇｅｅを選択的に除去することが容易であ
る。
実施例ではＧｏ受光素子について説明したが、集積回路
等その他のＧｅ半導体装置を製造するの釦用いることが
出来るのは勿論である。
等その他のＧｅ半導体装置を製造するの釦用いることが
出来るのは勿論である。
発明の効果
以上実施例で詳述した様に、本発明はＧｅ基板にイオン
注入した不純物を活性化又は熱拡散により導入した不純
物をドライブ・インするだめの熱処理保護膜として、非
単結晶Ｇｏ を用いることにより熱膨張係数の差により
発生した結晶欠陥を抑制するため、Ｇｅ半導体装置の暗
電流を低減することが出来る。
注入した不純物を活性化又は熱拡散により導入した不純
物をドライブ・インするだめの熱処理保護膜として、非
単結晶Ｇｏ を用いることにより熱膨張係数の差により
発生した結晶欠陥を抑制するため、Ｇｅ半導体装置の暗
電流を低減することが出来る。
第１図〜第４図は本発明の一実施例を示す主要な工程の
断面図である。 １・・・・・・ｎ型Ｇｅ基板、２，４・・・・フォトレ
ジス）、３．５・・・・・イオン注入層、３’、 ５’
・川・・ｐ型不純物層、６−多結晶Ｇｅ１７・曲・Ｓｉ
ｏ２、８．９・・・・電極。 代理人の氏名 弁理士 中 尾 敏 男 はが１名第１
図
断面図である。 １・・・・・・ｎ型Ｇｅ基板、２，４・・・・フォトレ
ジス）、３．５・・・・・イオン注入層、３’、 ５’
・川・・ｐ型不純物層、６−多結晶Ｇｅ１７・曲・Ｓｉ
ｏ２、８．９・・・・電極。 代理人の氏名 弁理士 中 尾 敏 男 はが１名第１
図
Claims (2)
- （１）ゲルマニウム基板の一生面の所定の領域に所定の
不純物を導入したる後、上記−主面に非単結晶ゲルマニ
ウムを堆積し、加熱処理を行う工程を含むことを特徴と
する半導体装置の製造方法。 - （２）非単結晶ゲルマニウム表面に絶縁膜を堆積するこ
とを特徴とする特許請逮【囲第１項記載の半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59069323A JPS60213031A (ja) | 1984-04-06 | 1984-04-06 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59069323A JPS60213031A (ja) | 1984-04-06 | 1984-04-06 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60213031A true JPS60213031A (ja) | 1985-10-25 |
Family
ID=13399225
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59069323A Pending JPS60213031A (ja) | 1984-04-06 | 1984-04-06 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60213031A (ja) |
-
1984
- 1984-04-06 JP JP59069323A patent/JPS60213031A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4002501A (en) | High speed, high yield CMOS/SOS process | |
| JPS6037775A (ja) | 集積回路構成体の製造方法 | |
| EP0076106B1 (en) | Method for producing a bipolar transistor | |
| JP2601136B2 (ja) | 半導体装置の製造方法 | |
| US3791882A (en) | Method of manufacturing semiconductor devices utilizing simultaneous deposition of monocrystalline and polycrystalline regions | |
| US4056414A (en) | Process for producing an improved dielectrically-isolated silicon crystal utilizing adjacent areas of different insulators | |
| JPS60213031A (ja) | 半導体装置の製造方法 | |
| JPH08195483A (ja) | Ｓｏｉ基板及びその製造方法 | |
| US3783048A (en) | High frequency transistor fabrication | |
| JPH0732164B2 (ja) | 半導体デバイス製造法 | |
| JPS6386565A (ja) | 半導体装置の製造方法 | |
| JPS58125875A (ja) | 定電圧ダイオ−ド | |
| JPH02122669A (ja) | 半導体装置の製造方法 | |
| JPH0330293B2 (ja) | ||
| JP2747574B2 (ja) | バイポーラトランジスタ及びその製造方法 | |
| JPS63273317A (ja) | 半導体装置の製造方法 | |
| JPS58110076A (ja) | 半導体装置の製造方法 | |
| JPH022690A (ja) | 赤外線センサの製造方法 | |
| JPS60223158A (ja) | 半導体装置の製造方法 | |
| JPS63144567A (ja) | 半導体装置の製造方法 | |
| JPS61129824A (ja) | 半導体装置の製造方法 | |
| JPS59119761A (ja) | 半導体装置の製造方法 | |
| JPS5830144A (ja) | 半導体装置の製造方法 | |
| JPH05315443A (ja) | 半導体装置の製造方法 | |
| JPH0542134B2 (ja) |