JPS60214045A - エラ−検出方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は、データ処理装置において、制御系の故障に
よる命令シーケンスの不具合個所を検出することのでき
るエラー検出方式に関するものである。ここでの命令シ
ーケンスの不具合とは連続して処理されるべき一連の命
令の一部がスキップして実行されなかったり、または重
複して実行された場合を指すものである。

〔従来技術〕

このようなエラー検出方式が用いられるべき従来例とし
て第１図に示すようなものがあった。この第１図は一般
的なパイプライン方式の計算機の命令処理部のブロック
図であり、ｌは命令の前処理ユニット、コは命令の実行
ユニットである。第２図は、命令の前処理ユニット／に
含まれる命令アドレスを制御する部分のブロック図であ
り、この第二図において、３は命令アドレスを保持する
命令アドレスレジスタ、ダは命令アドレスレジスタ３の
内容をカウントアツプし、または、命令アドレスレジス
タ３の内容とディファレンスレジスタ基の内容とを加算
するアドレスインクリメンタ、Ｓはアドレスインクリメ
ンタリの入力として＋／又はディファレンスレジスタ基
の内容を選択するセレクタ、６は命令アドレスレジスタ
３の内容と実行直前の命令のアドレスとの差を補数で保
持するディファレンスレジスタ、そして、７はディファ
レンスレジスタ乙の内容をカウントダウンするためのア
ダーを示す。

次にこのようなパイプライン方式の計算機の従来の命令
処理部の動作について第３図および第４図に即して説明
する。先ず、第３図には、パイプライン方式の計算機の
命令処理部の命令処理タイミング図が示されている。こ
こに示されているように、この種のパイプライン方式の
計算機においては、７個の命令処理が６個の処理フェー
ズに分割されており、前記フェーズの各々は並列に実行
サレる。命令前処理ユニット／では命令フェッチ（ＩＰ
）、命令デコード（ＤＣＤ）、オペランドアドレス計算
ＣＡＤＲ８”）、オペランドフェッチ（ＯＰＦ）の弘個
のフェーズの処理が行われる。そして、命令実行ユニツ
）Ｊでは命令の実行（ＥＸＥ、）、命令ｃｌ）　実行結
果の格納（ＥＸＥ、）の２個のフェーズの処理が行われ
る。ここでの命令シーケンスの制御は命令アドレスレジ
スタ３及びディファレンスレジスタ６によって行われる
。命令アドレスレジスタ３は先行フェッチされる命令の
アドレスを保持するレジスタであり、通常動作ではセレ
クタＳにより＋ｌが選択され、アドレスインクリメンタ
リによってカウントアンプされる。この命令アドレスレ
ジスタ３に保持されているアドレスにより指示された命
令がフェッチされ、これが前記所定順序のフェーズにし
たがって処理される。ディファレンスレジスタ６は、実
行中の命令アドレスの次のアドレスと命令アドレスレジ
スタ３の内容との差を補数で保持するレジスタであり、
割込みや競合条件により命令処理が中断された場合に、
正しい順序で命令の処理が再開されるときのために用い
られるものである。次に、第弘図には、第３図のフェー
ズ３において命令ｌが命令コの内容を書きかえるという
競合条件が発生した場合に、命令コについ′〔は命令フ
ェッチを再度行う必要があるため、命令コの命令フェッ
チを命令ｌの実行終了後のフェーズ７で行っている態様
が例示されている。すなわち前記競合条件により命令コ
以後の命令の処理は中断され、命令ｌが終了した後に、
命令−から再度命令フェッチが行なわれ処理が続け−ら
れる。この命令フェッチの再開時の命令アドレスは、命
令アドレスレジスタ３とセレクタＳによって選択された
ディファレンスレジスタ乙の各内容がアドレスインクリ
メンタリにより加算されてめられる。

パイプライン方式の計算機における従来の命令処理部の
構成およびその作用のし方は上述されたとおりであるた
め、例えば第２図のセレクタ５のような命令アドレスを
制御する部分の制御信号に不具合が発生して、命令アド
レスレジスタ３の内容が誤った値となったとしても、そ
のことを検出する機能を欠いているために、命令がスキ
ップされたり、Ｏ８が自らの実行結果をチェックしてエ
ラーとするソフトエラーやユーザ・プログラムの実行結
果誤りを生じたりして、不具合の部分を探索するために
は多くの時間がかかるという欠点がある。

〔発明の概要〕

この発明は上記のような従来のものの欠点を除去するた
めになされたものであり、診断用の命令を新設すること
、および、それによって制御虹能な命令カウントレジス
タ、命令カウント期待値レジスタ、および、これらの内
容を比較する比較回路を追加することにより、不具合が
発生した場合にその原因が命令シーケンスの制御部分の
不具合にあることを特定することができるエラー検出方
式を提供することをその目的とするものである。

〔発明の実施例〕

以下、この発明を第５図および第６図？参照して説明す
る。先ず、第５図はこの発明の実施例による命令処理部
の構成を示すブロック図である。

この第Ｓ図において、／／はアダーであって、このアダ
ーｌ／は命令カウントレジスタ／２をカウントアンプす
るためのものである。１．２．は実行された命令のカワ
ント値をセットするだめの、例え＋ｆ、　ａθヒツトラ
ッチからなる命令カウントレジスタである。／、７は実
行された命令のカウント結果の期待値をセットするため
の１例えばＪθビットランチからなる命令カウント期待
値レジスタである。／ダは命令カウントレジスタ／コの
内容と命令カウント期待値レジスタ／３の内容とを比較
するための比較回路である。／！は前記の比較結果が不
一致だった時にエラー信号２２を生成するＡＮＤゲート
である。そして、１６は別異のＡＮＤゲートであって、
後述されるＤＩＡＧ命令Ａ、Ｂの実行時の命令終了信号
をブロックする条件を設定するためのものであって、そ
の出力端は命令カウントレジスタｌ−のイネーブル端子
Ｅに接続されている。／７は命令の実行終了の都度、命
令実行ユニットコから出される。命令終了信号であって
、これはＡＮＤゲー）／６の肯定入力端子に接続されて
いる。／ｒは命令のカウントを開始する命令カウント開
始信号であって、これは命令カウントレジスタ１２のリ
セット端子ＲおよびＡ　Ｎ　Ｄ、ゲート１６の否定入力
端子に接続されている。１９は命令カウントの実測値と
期待値とを比較するタイミングを与える命令カウント終
了信号であって、これはＡＮＤゲートｌ！Ｉ：の肯定入
力端子およびＡＮＤＮ−ゲートの否定入力端子に接続さ
れている。２゜は命令カウント期待値であって、これは
後述されルＤＩＡＣ）命令Ｃの実行結果として命令実行
ユニット−から出力され、命令カウント期待値レジスタ
１３に入力されるものである。、２／は命令カウント期
待値レジスタ１３のイネーブル端子Ｅに入力されるセッ
ト信号であって、これによって前記命令カウント期待値
ユθがセットされるものである。

そして１．２２は前記比較回路／４ｔＫよる比較の結果
が不一致の時に発生するエラー信号である。

また、第６図は、不具合が発生したプログラムを例示す
るものである。この第６図において、λ３゜２弘および
コ！は、夫々に、不具合の部分を探索するために挿入さ
れた、この発明により新設された診断命令であるＤＩＡ
Ｇ命令Ａ、Ｂ、Ｃ，そして１．２６は不具合を起したプ
ログラムＰを示す。このＤＩＡＧ命令は、オペレーショ
ンコード０９部、機能指定Ｆ部、および、読値ｖ部を含
むフォーマットを有しており、この中の機能指定Ｆ部の
内部に依存して、以下の３種類の命令にされる。（Ｄ　
ＤＩＡＧ命令Ａ：その実行により命令カウント開始信号
ｉｇが出されて、命令カウントレジスタ／λがクリアさ
れる、（＋１）ＤＩＡＣ）命令Ｂ：その実行により命令
カウント終了信号／２が出されて、命令カウントレジス
タ／、２の内容と命令カウント期待値コθとの比較が行
われ、不一致が見出されたときにはエラー信号２．２を
出す、（ｉｌｉ）　Ｄ　Ｉ　Ａ　Ｇ命令Ｃ：その実行に
より当該命令の読値Ｖ部に設定されている内容が命令カ
ウント期待値コθとして命令カウント期待値レジスタ１
３にセットされる。

次に、この発明による実施例の動作を説明する。

いま、あるプログラムＰについて不具合が発生したもの
とすると、この不具合が生じたプログラムＰ、２Ａの先
頭部におけるＤＩＡＧ命令Ａコ３の実行の結果として命
令実行ユニットコにより命令カウント開始信号／ｇが出
力され、命令カウントレジスタ１２のリセット端子Ｒに
印加される。そして、これにより命令カウントレジスタ
／、２の内容は０にクリアされる。次にプログラムＰλ
６の実行が開始され、各命令の実行が終了する毎に命令
終了信号１７が発生してＡＮＤＮ−ゲートに印加され、
このＡＮＤＮ−ゲートの後述される論理条件の下に、命
令カウントレジスタ／２のイネーブル端子Ｅに信号が加
えられて、この命令カウントレジスタ／２はその都度に
ｌだけカウントアツプされる。

なお、この命令終了信号１７は、命令実行ユニットコよ
り、命令の実行が終了する都度、その旨を別異のユニッ
トに知らせるために出されるものである。この動作は前
記プログラムＰコロが終了するまで続行され、その後端
部におけるＤＩ　ＡＧ命令Ｂ、２Ｆの実行の結果として
、命令実行ユニットユにより命令カウント終了（Ｐ号／
９が発生されて、このタイミングにより、比較回路／弘
において命令カウントレジスタ／２の内容と命令カウン
ト期待値レジスタ７．２にセットされている命令カウン
ト期待値２０との比較がとられ、その結果が不一致であ
ったとすると、命令カウント終了信号／ｑとこの不一致
信号との論理積がＡＮＤゲート／Ｓによりとられて、エ
ラー信号２２が発生される。

従って、プログラムｐｕ６の不具合の原因が命令シーケ
ンスの制御系の故障により命令がスキップしたり、また
は、重複して実行されたりすることである場合には、実
際に実行された命令の数と期待値とが相異なるものであ
ることが検出され、これにより、前記不具合原因の個所
が容易に判明するものである。

なおりＩＡＧ命令Ａ、Ｂは前記プログラムＰ、２＆に含
まれる命令ではないことから、これらの命令の実行の終
了に際して生起される都令終了信号が命令カウントレジ
スタ／ユに入力されることを阻止することが必要であり
、ＡＮＤＮ−ゲートはこのような論理条件を充たすため
に設けられている。

また、上記の説明はパイプライン方式の計算機における
命令処理部を例にとってなされたものであるが、これに
限らず１通常のデータ処理装置についても、上記実施例
と同様な効果が奏せられるものである。

〔発明の効果〕

以上の説明から明らかであるように、この発明によれば
１診断用の命令を新設すること、および、そのための検
出手段を追加して設けることだけで、命令シーケンスの
制御部の故障、不具合の個所を迅速に検出することが可
能となるものであって、このために、データ処理装置全
体としてのＭＴＲ（Ｍｅａｎ　ＴＡｍｅ　ｔｏ　Ｒｅｐ
ａｉｒ　）は大巾に改、苫され、その信頼性も向上する
という著るしい効果が奏せられる。

【図面の簡単な説明】

第１図は一般的なパイプライン方式の計算機の命令処理
部のブロック図、第一図は命名前処理ユニットｌにおけ
る命令シーケンスを制御するための従来の命令アドレス
生成部のブロック図、第３図は前記従来の手段による命
令処理のタイミング図、第弘図は前記従来の手段による
命令処理において競合条件が存在した場合のタイミング
図、第Ｓ図はこの発明の実施例を示すブロック図、第６
図は前記実施例を説明するために例示されたプログラム
図である。 ｌ・・命令前処理ユニット、コ・・命令実行ユニット、
３ＩＩ・命令アドレスレジスタ、弘φ・アドレスインク
リメンタ、５１１０セレクタ、６・・ディファレンスレ
ジスタ、７１／／・愉アダー、／２−・命令カウントレ
ジスタ、１３・・命令カウント期待値レジスタ、１９・
・比較回路、／　ｊ−。 ／Ａ−・ＡＮＤゲート。 なお、各図中、同一符号は同−又は相当部分を示す。 鬼１図 第２又

Claims (1)

1. 【特許請求の範囲】 データ処理装置のエラー検出方式において、制御系の故
   障に起因する命令シーケンスの不具合個所を特定するた
   め、命令カウント開始信号の印加によってリセットされ
   、命令終了信号の印加毎にｌだけ増加される命令カウン
   トレジスタの内容と、任意の時点において期待されるカ
   ウント値を含む命令カウント期待値レジスタの内容とを
   比較し、騎 その比較結果に依存して前記不具合個所が層定されるも
   のであり、前記操作は診断用に設けられた命令によって
   制御されることを特徴とするエラー検出方式。