JPS60219794A - 混成集積回路 - Google Patents
混成集積回路Info
- Publication number
- JPS60219794A JPS60219794A JP59077025A JP7702584A JPS60219794A JP S60219794 A JPS60219794 A JP S60219794A JP 59077025 A JP59077025 A JP 59077025A JP 7702584 A JP7702584 A JP 7702584A JP S60219794 A JPS60219794 A JP S60219794A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- integrated circuit
- hybrid integrated
- chip
- sides
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、基板の両面圧電気配線用導体を有する混成
集積回路に関するものである。
集積回路に関するものである。
従来の混成集積回路とシ、′″Ｃ，、第１図および第２
図に示すものがある。
図に示すものがある。
第１図は従来の混成集積回路の一面シ示す図で、第２図
はもう一方の面ケ示す図である。
はもう一方の面ケ示す図である。
第１図、第２図において、１ｏはセラミック等ノ基板、
１１ａはチップトランジスタ、１１ｂはチップコンデン
サ、１１ｃはミニモールドタイプのモノリシックＩＣで
ある半導体チップ、１２は電気配線用導体、１３は外部
リード層、１４はこの外部リード＃ｉ！１３と電気配線
用導体１２とン接続する端子、１５は前記基板１０に直
接取り付けられた半導体チップｗ４Ｊｉ、Ｆｋする樹脂
、１６は＃Ｅ］図に示す面と第２図に示す面の電気配線
用導体１２′を接続するスルーホール、１１は前記基板
１０に印刷された厚膜抵抗体である。
１１ａはチップトランジスタ、１１ｂはチップコンデン
サ、１１ｃはミニモールドタイプのモノリシックＩＣで
ある半導体チップ、１２は電気配線用導体、１３は外部
リード層、１４はこの外部リード＃ｉ！１３と電気配線
用導体１２とン接続する端子、１５は前記基板１０に直
接取り付けられた半導体チップｗ４Ｊｉ、Ｆｋする樹脂
、１６は＃Ｅ］図に示す面と第２図に示す面の電気配線
用導体１２′を接続するスルーホール、１１は前記基板
１０に印刷された厚膜抵抗体である。
両面配線の基板１０を使用した混成集積回路では、第】
図、第２図に示したように、チップトランジスタ１１ａ
、チップコンデンサ１１ｂ、ミニモールドＩＣなどの半
導体チップ１１ｃや樹脂１５で保護されている半導体チ
ップ、基板１０に印刷された厚膜抵抗体１Ｔが、両面に
電気配線が行われている基板１００両面に塔載されてい
る。これら基板１００両面に配置された各素子７必要な
回路に接続するためには、基板１０の第】図に示す面と
第２図に示す面の電気配線用導体１２の接続をしなけれ
ばならない。従来、第１図、第２図で示すようなスルー
ホール１６と端子１４ン外部リード線１３ではさみ込む
ことＫよる２通りの手法によって、第１図忙示す面と第
２図に示す面の間の配線の接続ケ行っていた。
図、第２図に示したように、チップトランジスタ１１ａ
、チップコンデンサ１１ｂ、ミニモールドＩＣなどの半
導体チップ１１ｃや樹脂１５で保護されている半導体チ
ップ、基板１０に印刷された厚膜抵抗体１Ｔが、両面に
電気配線が行われている基板１００両面に塔載されてい
る。これら基板１００両面に配置された各素子７必要な
回路に接続するためには、基板１０の第】図に示す面と
第２図に示す面の電気配線用導体１２の接続をしなけれ
ばならない。従来、第１図、第２図で示すようなスルー
ホール１６と端子１４ン外部リード線１３ではさみ込む
ことＫよる２通りの手法によって、第１図忙示す面と第
２図に示す面の間の配線の接続ケ行っていた。
上記したように、従来の両面に電気配線用導体１２欠持
つ混成集積回路ではスルーホール１６が使われていた。
つ混成集積回路ではスルーホール１６が使われていた。
混成集積回路用の基板１０にスルーホール１６を使用す
ると、基板１０の製造工程数が増加し、基板両面間の各
工程の印刷位置を精密に合わせる必要があるなど、スル
ーホール１６なしの基板１０と比べると基板コストが著
しく上昇するという欠点があった。また、基板１．ＯＫ
セラミックケ使用した場合、基板１０にスルーホール１
６Ｙあけることが困難であり、穴あきのセラミツフケ専
用に使用する必要があり、高価格、工期の長期化の一因
にもなっている。
ると、基板１０の製造工程数が増加し、基板両面間の各
工程の印刷位置を精密に合わせる必要があるなど、スル
ーホール１６なしの基板１０と比べると基板コストが著
しく上昇するという欠点があった。また、基板１．ＯＫ
セラミックケ使用した場合、基板１０にスルーホール１
６Ｙあけることが困難であり、穴あきのセラミツフケ専
用に使用する必要があり、高価格、工期の長期化の一因
にもなっている。
この発明は、上週のような欠点をなくすためになされた
もので、両面配線の混成集積回路において、スルーホー
ルを使用することなく、必要な回路結線か得られる混成
集積回路Ｙ提供することである。以下、このｙＡＢＡ′
ＶＣついて図面を用いて１５！明するＯ 〔発明の実施例〕 第３図、第４図はこの発明の一実施例を示すもので、１
０〜１．７ ｉｉ第１ａ、第２図と同じなので説明を省
略する。２１は前記基板１０の第３図に示す面と第４図
に示す面の電気配線用導体１２’＆短絡させるための導
電性クリップ、２２はこの導電性クリップ２１と電気配
線用導体１２とｔ接続する接続端子である。第３図、第
４図に示（、たような基板１０の両面に電気配線が行わ
れている混成集積回路では、チップトランジスタ１１ａ
、チップコンデンサ１１ｂ、半導体チップ１１Ｃ１樹脂
１５．厚膜抵抗体１７’％’、基板１００両面に塔載し
ている。この実施例では、 ｎｉｌ記チップトランジス
タ１１ａ、チップコンデンサ１１ｂや半導体チップ１１
ｃ、厚膜抵抗体１Ｔに接続された基板１００両面にある
電気配線用導体１２ケ、基板１０の周囲に配置した接続
端子２２と短絡用の導電性クリップ２１．および外部リ
ード接続用の端子１４と外部リード線１３によって接続
し、必要な回路結線を得る。
もので、両面配線の混成集積回路において、スルーホー
ルを使用することなく、必要な回路結線か得られる混成
集積回路Ｙ提供することである。以下、このｙＡＢＡ′
ＶＣついて図面を用いて１５！明するＯ 〔発明の実施例〕 第３図、第４図はこの発明の一実施例を示すもので、１
０〜１．７ ｉｉ第１ａ、第２図と同じなので説明を省
略する。２１は前記基板１０の第３図に示す面と第４図
に示す面の電気配線用導体１２’＆短絡させるための導
電性クリップ、２２はこの導電性クリップ２１と電気配
線用導体１２とｔ接続する接続端子である。第３図、第
４図に示（、たような基板１０の両面に電気配線が行わ
れている混成集積回路では、チップトランジスタ１１ａ
、チップコンデンサ１１ｂ、半導体チップ１１Ｃ１樹脂
１５．厚膜抵抗体１７’％’、基板１００両面に塔載し
ている。この実施例では、 ｎｉｌ記チップトランジス
タ１１ａ、チップコンデンサ１１ｂや半導体チップ１１
ｃ、厚膜抵抗体１Ｔに接続された基板１００両面にある
電気配線用導体１２ケ、基板１０の周囲に配置した接続
端子２２と短絡用の導電性クリップ２１．および外部リ
ード接続用の端子１４と外部リード線１３によって接続
し、必要な回路結線を得る。
なお、上記実施例では、基板１０の片面にチップトラン
ジスタ１１ａ、チップコンデンサ１１ｂ。
ジスタ１１ａ、チップコンデンサ１１ｂ。
半導体チップ１１Ｃ２樹脂１５を、他の片面に厚膜抵抗
体１７”ｋ塔載したものを示したが、基板１０の両面に
チップトランジスタ１１ａ、チップコンデンサ１１ｂ、
半導体チップ１１ｃ、樹脂１５゜厚膜抵抗体１７火混ぜ
て塔載したものでもよい。
体１７”ｋ塔載したものを示したが、基板１０の両面に
チップトランジスタ１１ａ、チップコンデンサ１１ｂ、
半導体チップ１１ｃ、樹脂１５゜厚膜抵抗体１７火混ぜ
て塔載したものでもよい。
また、基板１００片面にチップトランジスタ１１ａ、チ
ップコンデンサ１１ｂ、半導体チップ１１Ｃ１樹脂１５
．厚膜抵抗体１７７塔載し、他の面には電気配線用導体
１２のみであってもよい。
ップコンデンサ１１ｂ、半導体チップ１１Ｃ１樹脂１５
．厚膜抵抗体１７７塔載し、他の面には電気配線用導体
１２のみであってもよい。
以上詳細に説明したようＫ、この発明は絶縁物からなる
基板と、前記基板の両面に装着された複数の部品と、前
記基板上で前記各部品に接続された各電２配線用導体と
から構成される混成集積回路において、前記基板の両面
にある前記各電気配線用導体を結合して両面間の電気的
接続を行うための導電性クリップを設けたので、スルー
ホールン使用することなく、安価で生産性の高い基板を
使用することができる利点かある。
基板と、前記基板の両面に装着された複数の部品と、前
記基板上で前記各部品に接続された各電２配線用導体と
から構成される混成集積回路において、前記基板の両面
にある前記各電気配線用導体を結合して両面間の電気的
接続を行うための導電性クリップを設けたので、スルー
ホールン使用することなく、安価で生産性の高い基板を
使用することができる利点かある。
第１図は両面基板を使用した従来の混成集積回路の一方
の面を示す概略図、９２図は従来の混成集積回路の他の
面を示す概略図、第３図はこの発明の一冥施装置よる混
成集積回路の一方の面を示す概略図、第４図は同じく混
成集積回路の他の面を示す概略図である。 図中、１０は基板、１１ａはチップトランジスタ、１１
ｂはチップコンデンサ、１１ｅは半導体チップ、１２は
電気配線用導体、１３は外部リード線、１４は端子、１
５は樹脂、１Ｔは厚膜抵抗体、２１は導電性クリップ、
２２は接続端子である。 なお、図中の同一符号は同一または相当部分を示す。 代理人 大 岩 増雄 （外２名） 第１図
の面を示す概略図、９２図は従来の混成集積回路の他の
面を示す概略図、第３図はこの発明の一冥施装置よる混
成集積回路の一方の面を示す概略図、第４図は同じく混
成集積回路の他の面を示す概略図である。 図中、１０は基板、１１ａはチップトランジスタ、１１
ｂはチップコンデンサ、１１ｅは半導体チップ、１２は
電気配線用導体、１３は外部リード線、１４は端子、１
５は樹脂、１Ｔは厚膜抵抗体、２１は導電性クリップ、
２２は接続端子である。 なお、図中の同一符号は同一または相当部分を示す。 代理人 大 岩 増雄 （外２名） 第１図
Claims (1)
- 絶縁物からなる基板と、前記基板の両面に装着された複
数の部品と、前記基板上で前記各部品に接続された各電
気配線用導体とからＳ成される混成集積回路において、
前記基板の両面にある前記各電気配線用導体ケ結合して
両面間の電気的接続を行うための導電性クリップケ設け
たことケ特徴とする混成集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59077025A JPS60219794A (ja) | 1984-04-16 | 1984-04-16 | 混成集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59077025A JPS60219794A (ja) | 1984-04-16 | 1984-04-16 | 混成集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60219794A true JPS60219794A (ja) | 1985-11-02 |
Family
ID=13622205
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59077025A Pending JPS60219794A (ja) | 1984-04-16 | 1984-04-16 | 混成集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60219794A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62186459U (ja) * | 1986-05-20 | 1987-11-27 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4992960U (ja) * | 1972-12-04 | 1974-08-12 | ||
| JPS5039763U (ja) * | 1973-08-10 | 1975-04-23 | ||
| JPS5067962A (ja) * | 1973-10-20 | 1975-06-06 |
-
1984
- 1984-04-16 JP JP59077025A patent/JPS60219794A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4992960U (ja) * | 1972-12-04 | 1974-08-12 | ||
| JPS5039763U (ja) * | 1973-08-10 | 1975-04-23 | ||
| JPS5067962A (ja) * | 1973-10-20 | 1975-06-06 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62186459U (ja) * | 1986-05-20 | 1987-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001250911A (ja) | 樹脂封止形電力用半導体装置 | |
| JPS60105269A (ja) | ハイブリツド回路の製造方法 | |
| JPS60219794A (ja) | 混成集積回路 | |
| JP2969977B2 (ja) | 多連チップ部品 | |
| JPH0347259Y2 (ja) | ||
| JPH06350025A (ja) | 半導体装置 | |
| JPS58173887A (ja) | 基板装置 | |
| JPS6010799A (ja) | 電子回路装置 | |
| JPH0338845A (ja) | 混成集積回路 | |
| JPS5846473U (ja) | 印刷配線パタ−ン | |
| JPH04245467A (ja) | 混成集積機能回路装置 | |
| JPS6230720B2 (ja) | ||
| JPS6252990A (ja) | 混成集積回路 | |
| JPS5856471U (ja) | チツプ部品の取付装置 | |
| JPS5948980A (ja) | 混成集積回路素子接続装置 | |
| JPS6086890A (ja) | 電子回路の製造方法 | |
| JPS5977243U (ja) | 半導体装置 | |
| JPS60109354U (ja) | 混成集積回路装置 | |
| JPS60129157U (ja) | 混成集積回路用基板 | |
| JPH1126900A (ja) | プリント配線基板及びそれを用いた電子装置 | |
| JPS60105291A (ja) | 混成集積回路装置 | |
| JPS63119286A (ja) | 厚膜混成集積回路装置 | |
| JPS60169859U (ja) | 混成集積回路用基板 | |
| JPH04120769A (ja) | マスタースライス方式集積回路装置用遅延セル | |
| JPS6191994A (ja) | 電子回路装置 |