JPS60220437A - プログラムチエツク装置 - Google Patents
プログラムチエツク装置Info
- Publication number
- JPS60220437A JPS60220437A JP59077435A JP7743584A JPS60220437A JP S60220437 A JPS60220437 A JP S60220437A JP 59077435 A JP59077435 A JP 59077435A JP 7743584 A JP7743584 A JP 7743584A JP S60220437 A JPS60220437 A JP S60220437A
- Authority
- JP
- Japan
- Prior art keywords
- mode
- execution
- instruction
- specified range
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Prevention of errors by analysis, debugging or testing of software
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａｌ技術分野
この発明は、システムに依存することなくハードウェア
により被チエツク機器のプログラムチェックを効率的に
行う装置に関する。
により被チエツク機器のプログラムチェックを効率的に
行う装置に関する。
（ｂｌ従来技術とその欠点
プログラムをチェックする場合、従来は他のプログラム
により行っていた。そのため、指定された命令アドレス
までの実行や、−命令毎のトレースは可能であったが、
指定範囲内の命令が実行されたときにプログラムの実行
を中止させたり、指定範囲外の命令が実行されたときプ
ログラムの実行を中止させたり、さらに指定範囲内の命
令の実実行時間の計測は不可能であらた。
により行っていた。そのため、指定された命令アドレス
までの実行や、−命令毎のトレースは可能であったが、
指定範囲内の命令が実行されたときにプログラムの実行
を中止させたり、指定範囲外の命令が実行されたときプ
ログラムの実行を中止させたり、さらに指定範囲内の命
令の実実行時間の計測は不可能であらた。
（Ｃ）発明の目的
この発明の目的は、ハードウェアによる手段を用いて上
記問題点を解決し、指定範囲内の命令を実行したときま
たは指定範囲外の命令を実行したときにプログラムの実
行を中止し、さらに指定範囲内の命令の実実行時間を計
測することのできるプログラムヂエソク装置を提供する
ことにある。
記問題点を解決し、指定範囲内の命令を実行したときま
たは指定範囲外の命令を実行したときにプログラムの実
行を中止し、さらに指定範囲内の命令の実実行時間を計
測することのできるプログラムヂエソク装置を提供する
ことにある。
（ｄ）発明の構成 。
第１図はこの発明の構成図である。被チエツク機器のＣ
ＰＵからの制御信号はアドレス比較手段Ａ、モード設定
手段Ｂ、計測手段りおよび命令実行過程記憶手段已に導
かれる。アドレス比較手段Ａは命令アドレスの指定範囲
を記憶する指定範囲記憶手段を備え、制御信号に含まれ
る命令アドレスとその記憶手段に記憶されている指定範
囲とを比較する。モード設定手段Ｂば前記指定範囲内の
命令実行をチェックする指定範囲内チェックモード、指
定範囲外の命令実行をチェックする指定範囲外チェック
モード、または指定範囲内の命令実行の実実行時間をチ
ェックする命令実行時間チェックモードの何れかのモー
ドを設定する手段であり、ＣＰＵからの制御信号によっ
て予め設定される。チェックすべきプログラムを実行さ
せると、上記アドレス比較手段ＡがＣＰＵの命令実行ア
ドレスと指定範囲の実行アドレスを逐次比較し、そのア
ドレスの大小関係を表す信号がモード判定手段Ｃに入力
される。モード判定手段Ｃは前記モード設定手段Ｂに設
定されたモードに従ってアドレス比較手段へから導かれ
た信号がどのモードに対応する信号であるかを判定する
。設定されたモートに対応する信号であれば、割り込み
発生手段１ｒに割り込み発生信号を送出し、割り込みを
発生させてチェックしているプログラムの実行を中止さ
せる。また命令実行時間チェックモードが設定されてい
る場合には、計測手段りによりクロック信号でカウンタ
を働かせて指定範囲の命令の実実行時間の計測を行う。
ＰＵからの制御信号はアドレス比較手段Ａ、モード設定
手段Ｂ、計測手段りおよび命令実行過程記憶手段已に導
かれる。アドレス比較手段Ａは命令アドレスの指定範囲
を記憶する指定範囲記憶手段を備え、制御信号に含まれ
る命令アドレスとその記憶手段に記憶されている指定範
囲とを比較する。モード設定手段Ｂば前記指定範囲内の
命令実行をチェックする指定範囲内チェックモード、指
定範囲外の命令実行をチェックする指定範囲外チェック
モード、または指定範囲内の命令実行の実実行時間をチ
ェックする命令実行時間チェックモードの何れかのモー
ドを設定する手段であり、ＣＰＵからの制御信号によっ
て予め設定される。チェックすべきプログラムを実行さ
せると、上記アドレス比較手段ＡがＣＰＵの命令実行ア
ドレスと指定範囲の実行アドレスを逐次比較し、そのア
ドレスの大小関係を表す信号がモード判定手段Ｃに入力
される。モード判定手段Ｃは前記モード設定手段Ｂに設
定されたモードに従ってアドレス比較手段へから導かれ
た信号がどのモードに対応する信号であるかを判定する
。設定されたモートに対応する信号であれば、割り込み
発生手段１ｒに割り込み発生信号を送出し、割り込みを
発生させてチェックしているプログラムの実行を中止さ
せる。また命令実行時間チェックモードが設定されてい
る場合には、計測手段りによりクロック信号でカウンタ
を働かせて指定範囲の命令の実実行時間の計測を行う。
命令実行過程記１．ａ手段）Ｅは、上記モードの何れに
おいても目的とするプログラムの実行中止に至るで命令
実行過程を記憶する。
おいても目的とするプログラムの実行中止に至るで命令
実行過程を記憶する。
ｔｅ＋実施例
第２図はこの発明の実施例であるプ［ｌグラムチェック
装置のブロック図である。
装置のブロック図である。
ＣＰＵからの各種の制御信号はインターフェイス５を介
して装置内に取り込まれる。アドレスコンパレータ６．
７および比較アドレスランチ回路８．９は、上記アドレ
ス比較手段へを構成し、ＣＰＵからの制御信号によって
まず比較アドレスランチ回路８に指定範囲の開始アドレ
スをランチ（記憶）し、続いて比較アドレスランチ回路
９に同指定範囲の終了アドレスをランチ（記憶）する。
して装置内に取り込まれる。アドレスコンパレータ６．
７および比較アドレスランチ回路８．９は、上記アドレ
ス比較手段へを構成し、ＣＰＵからの制御信号によって
まず比較アドレスランチ回路８に指定範囲の開始アドレ
スをランチ（記憶）し、続いて比較アドレスランチ回路
９に同指定範囲の終了アドレスをランチ（記憶）する。
次に上記モード設定手段Ｂを構成する汎用入出力インタ
ーフェイス回路１０にモード設定を行う。
ーフェイス回路１０にモード設定を行う。
設定されるモードの種類は」１記比較アドレスランチ回
路８．９に設定した指定範囲内の命令実行をチェックす
る指定範囲内ヂエソクモードか、指定範囲外の命令実行
をチェックする指定範囲外チェックモードか、または指
定範囲内の命令実行の実実行時間をチェックする命令実
行時間チェックモードである。汎用入出力インターフェ
イス回路１０にモード設定を行うと、続いて」１記命令
実行過程記憶手段Ｅを構成するメモリリードライト制御
回路１３．メモリアドレスカウンタ１４．メモリ１５の
動作を開始し、メモリ１５に対してア］−レスとライト
信号を出力して命令の実行過程を記憶していく。
路８．９に設定した指定範囲内の命令実行をチェックす
る指定範囲内ヂエソクモードか、指定範囲外の命令実行
をチェックする指定範囲外チェックモードか、または指
定範囲内の命令実行の実実行時間をチェックする命令実
行時間チェックモードである。汎用入出力インターフェ
イス回路１０にモード設定を行うと、続いて」１記命令
実行過程記憶手段Ｅを構成するメモリリードライト制御
回路１３．メモリアドレスカウンタ１４．メモリ１５の
動作を開始し、メモリ１５に対してア］−レスとライト
信号を出力して命令の実行過程を記憶していく。
前記計測手段りを構成するカウンタ１６は、汎用入出力
インターフェイス回路１０に命令実行時間チェックモー
ドが設定されている場合、」１記指定範囲内のクロック
信号を計数する。インターフェイス１７はカウンタ１６
の計数値とメモリＩ５の記憶データをデータ読み出し信
号としてＣＰ ｔＪに出力する。
インターフェイス回路１０に命令実行時間チェックモー
ドが設定されている場合、」１記指定範囲内のクロック
信号を計数する。インターフェイス１７はカウンタ１６
の計数値とメモリＩ５の記憶データをデータ読み出し信
号としてＣＰ ｔＪに出力する。
前記モード判定手段Ｃを構成するモー１−′判定回路１
１はアドレスコンパレータ６．７からの出力を受け、そ
の信号が汎用入出力インターフェイス回路１０に設定さ
れたモードに対応する信号であるかどうかを判定し、そ
うである場合に汎用入出力インターフェイス回路１０に
対して信号を送り、メモリリードライト制御回路１３や
カウンタ１６の動作を停止させる。
１はアドレスコンパレータ６．７からの出力を受け、そ
の信号が汎用入出力インターフェイス回路１０に設定さ
れたモードに対応する信号であるかどうかを判定し、そ
うである場合に汎用入出力インターフェイス回路１０に
対して信号を送り、メモリリードライト制御回路１３や
カウンタ１６の動作を停止させる。
前記割り込み発生手段Ｆを構成する割り込み発生回路１
２は、汎用入出力インターフェイス回路１０がメモリリ
ードライト制御回路１３やカウンタ１６に動作停止信号
を送出したとき同時に汎用入出力インターフェイス回路
ｌＯからの割り込め要求信号を受けてＣＰＵに対して割
り込み発生信号を送る。Ｃ，、ＰＵはこの割り込み発生
信号を受けるとチェックするプログラムの実行を中止す
る。
２は、汎用入出力インターフェイス回路１０がメモリリ
ードライト制御回路１３やカウンタ１６に動作停止信号
を送出したとき同時に汎用入出力インターフェイス回路
ｌＯからの割り込め要求信号を受けてＣＰＵに対して割
り込み発生信号を送る。Ｃ，、ＰＵはこの割り込み発生
信号を受けるとチェックするプログラムの実行を中止す
る。
次に第３図を参照して上記プログラムチェック装置のよ
り具体的な動作および同装置の動作を制御する手順を説
明する。
り具体的な動作および同装置の動作を制御する手順を説
明する。
まず、ステップｎｌ（以下、ステップｎｉを単にｎｉと
いう。）にて、キー壕作等によって指定範囲アドレスが
入力され、ｎ２でその指定範囲アドレスが出力される。
いう。）にて、キー壕作等によって指定範囲アドレスが
入力され、ｎ２でその指定範囲アドレスが出力される。
インターフェイス５がその指定範囲アドレスを受いると
比較アドレスランチ回路８が開始アドレスをラッチし、
比較アドレスランチ回路９が終了アドレスをラッチする
。続いてｎ３でモードが入力されると、ｎｉでそのモー
ドが出力される。インターフェイス５がそのモード出力
を受けると汎用入出力インターフェイス回路１０にモー
ド設定される。これで初期設定が完了する。
比較アドレスランチ回路８が開始アドレスをラッチし、
比較アドレスランチ回路９が終了アドレスをラッチする
。続いてｎ３でモードが入力されると、ｎｉでそのモー
ドが出力される。インターフェイス５がそのモード出力
を受けると汎用入出力インターフェイス回路１０にモー
ド設定される。これで初期設定が完了する。
次にｎ５でチェックすべきプログラムを起動する。その
後プログラムチェック装置の割り込み発生回路１２から
割り込み発生信号が来るとｎ６でそのときのＣＰＵ状態
をセーブし、次の動作に備える。このときモードが命令
実行時間チェックモードであればｎ７−＋ｎ８と進み、
カウンタ１６より命令の実実行時間を読み出す（ｎ８）
。さらに命令の実行過程を読み出す場合にはｎｌＯにお
いてその指示を行い、メモリ１５より命令実行過程の読
み出しを行う。その後再び１１以下の動作を繰り返す。
後プログラムチェック装置の割り込み発生回路１２から
割り込み発生信号が来るとｎ６でそのときのＣＰＵ状態
をセーブし、次の動作に備える。このときモードが命令
実行時間チェックモードであればｎ７−＋ｎ８と進み、
カウンタ１６より命令の実実行時間を読み出す（ｎ８）
。さらに命令の実行過程を読み出す場合にはｎｌＯにお
いてその指示を行い、メモリ１５より命令実行過程の読
み出しを行う。その後再び１１以下の動作を繰り返す。
一方、プログラムチェック装置では上記ｎ ５でプログ
ラムが起動されると、アドレスコンパレータ６．７で比
較アドレスランチ回路８，９にセットされたアドレスと
プログラムの実行アドレスとを比較していく。比較され
た大、小３等の関係はモード判定回路１１に入力され、
汎用入出力インターフェイス回路１０に設定されたモー
ドに従って制御信号が汎用入出力インターフェイス回路
ＩＯにフィードバックされる。例えば、設定モードが指
定範囲内チェックモードであれば、プログラムの実行ア
ドレスが指定範囲内のアドレスのどれかに一致したとき
σ・し用入出力インターフェイス回路１０に対して信号
が送られる。また設定モードが指定範囲外チェツタモー
トであれば、プログラムの実行アドレスが指定範囲外の
アドレスのうちどれかのアドレスに一致したとき汎用入
出力インターフェイス回路１０対して信号が送られる。
ラムが起動されると、アドレスコンパレータ６．７で比
較アドレスランチ回路８，９にセットされたアドレスと
プログラムの実行アドレスとを比較していく。比較され
た大、小３等の関係はモード判定回路１１に入力され、
汎用入出力インターフェイス回路１０に設定されたモー
ドに従って制御信号が汎用入出力インターフェイス回路
ＩＯにフィードバックされる。例えば、設定モードが指
定範囲内チェックモードであれば、プログラムの実行ア
ドレスが指定範囲内のアドレスのどれかに一致したとき
σ・し用入出力インターフェイス回路１０に対して信号
が送られる。また設定モードが指定範囲外チェツタモー
トであれば、プログラムの実行アドレスが指定範囲外の
アドレスのうちどれかのアドレスに一致したとき汎用入
出力インターフェイス回路１０対して信号が送られる。
ｆＩし用入出力インターフェイス回路１０がこの信号を
受けるとメモリリードライト〜制御回路１３およびカウ
ンタ１６に対し動作停止信号を送りメモリ実行の記憶お
よびカウンタの計数を中止させる。
受けるとメモリリードライト〜制御回路１３およびカウ
ンタ１６に対し動作停止信号を送りメモリ実行の記憶お
よびカウンタの計数を中止させる。
さらに割り込み発生回路１２に対して割り込泳信号を送
り、ＣＰＵに対してチェックするプログラムの実行中止
を行わせる。
り、ＣＰＵに対してチェックするプログラムの実行中止
を行わせる。
以上のようにしてハードウェアにより指定範囲内の命令
実行または指定範囲外の命令実行をチェックすることが
でき、さらに指定範囲内の命令実行の実実行時間をチェ
ックすることができる。
実行または指定範囲外の命令実行をチェックすることが
でき、さらに指定範囲内の命令実行の実実行時間をチェ
ックすることができる。
（ｆ１発明の効果
以上のようにこの発明によれば、指定範囲外の命令を実
行したときプログラムの中止を行うことができるため、
従来不可能であったプ１．Ｊグラムの暴走をチェックで
きるだのでなく、命令の実行過程を記憶しているので、
それを読め出すことにより暴走に至るまでの過程を簡単
に知ることができる。
行したときプログラムの中止を行うことができるため、
従来不可能であったプ１．Ｊグラムの暴走をチェックで
きるだのでなく、命令の実行過程を記憶しているので、
それを読め出すことにより暴走に至るまでの過程を簡単
に知ることができる。
また指定範囲内の命令を実行したときプログラムを停止
させることができるため、サブルーチン等が実行される
過程を知ることができる。さらに実実行時間の計測によ
って一々手で計算することなく、任意の区間を自由に計
測することができ、チェック時間が大幅に改善される利
点がある。
させることができるため、サブルーチン等が実行される
過程を知ることができる。さらに実実行時間の計測によ
って一々手で計算することなく、任意の区間を自由に計
測することができ、チェック時間が大幅に改善される利
点がある。
第１図はこの発明の構成を示す図である。第２図はこの
発明の実施例であるプログラムチェック装置のブロック
図、第３図は同チェック装置の動作を制御するソフトウ
ェアの説明図である。 出願人 久保田鉄工株式会社 代理人 弁理士 小森久夫
発明の実施例であるプログラムチェック装置のブロック
図、第３図は同チェック装置の動作を制御するソフトウ
ェアの説明図である。 出願人 久保田鉄工株式会社 代理人 弁理士 小森久夫
Claims (1)
- 【特許請求の範囲】 ＋１１ 命令アドレスの指定範囲を記憶し、被チエツク
機器のＣＰＵから送られてくる命令アドレスと前記指定
範囲とを比較するアドレス比較手段と前記指定範囲内の
命令実行をチェックする指定範囲内チェックモードか、
前記指定範囲外の命令実行をチェックする指定範囲外チ
ェックモードか、または前記指定範囲内の命令実行の実
行時間をチェックする命令実行時間チェックモードかを
設定するモード設定手段と、 前記アドレス比較手段からの信号が、前記モード設定手
段で設定されたモードに対応する信号であるかどうかを
判定するモード判定手段と、前記モード判定手段からの
信号により、被チエツク機器のＣＰＵに割り込みを発生
させる割り込み発生手段と、 前記命令実行時間チェックモードにおいて、実行時間を
計測する計測手段と、 前記指定範囲内チェックモード、指定範囲外チェックモ
ード、命令実行時間チェックモードの各モードにおいて
、被チエツク機器のＣＰＵの命令実行過程を記憶する命
令実行過程記憶手段と、からなることを特徴とするプロ
グラムチェック装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59077435A JPS60220437A (ja) | 1984-04-16 | 1984-04-16 | プログラムチエツク装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59077435A JPS60220437A (ja) | 1984-04-16 | 1984-04-16 | プログラムチエツク装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60220437A true JPS60220437A (ja) | 1985-11-05 |
Family
ID=13633934
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59077435A Pending JPS60220437A (ja) | 1984-04-16 | 1984-04-16 | プログラムチエツク装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60220437A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4792318A (en) * | 1986-05-19 | 1988-12-20 | Kabushiki Kaisha Toshiba | Device for warm press forming a plate-like member into a shadow mask for a color cathode ray tube |
| JPH06103110A (ja) * | 1992-09-22 | 1994-04-15 | Agency Of Ind Science & Technol | ブレークポイント設定方式 |
-
1984
- 1984-04-16 JP JP59077435A patent/JPS60220437A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4792318A (en) * | 1986-05-19 | 1988-12-20 | Kabushiki Kaisha Toshiba | Device for warm press forming a plate-like member into a shadow mask for a color cathode ray tube |
| JPH06103110A (ja) * | 1992-09-22 | 1994-04-15 | Agency Of Ind Science & Technol | ブレークポイント設定方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2737645B2 (ja) | プログラム・デバッグ装置 | |
| JP2668382B2 (ja) | マイクロプログラムの試験のための擬似障害発生方法 | |
| JPS59183443A (ja) | デバツグ装置 | |
| JPH02118740A (ja) | デバッグ用割込み発生回路 | |
| JPH06187193A (ja) | プログラムデバッグ装置およびマイクロコンピュータ | |
| JP2002116926A (ja) | プログラム処理装置およびプログラム処理方法 | |
| JPH10240571A (ja) | アドレストレース回路 | |
| JPH02103643A (ja) | デバッグ用割込発生回路 | |
| JPS61240341A (ja) | マイクロプログラム制御装置 | |
| JPS5824951A (ja) | マイクロプログラムのエラ−検出方式 | |
| JPS61240342A (ja) | マイクロプログラム制御装置 | |
| JPH01303535A (ja) | 会話型システム性能検証方式 | |
| JPH04282732A (ja) | プログラムディバグ装置の制御方法 | |
| JPS63233442A (ja) | デバツク支援回路を有するプロセツサ | |
| JPS59216259A (ja) | マイクロプロセツサの動作解析方法 | |
| JPH0368039A (ja) | プログラム通過アドレストレース装置 | |
| JPH0395639A (ja) | 情報処理装置 | |
| JPH02230436A (ja) | プログラム実行時間計測方法とその装置 | |
| JPS6346551A (ja) | マイクロプロセツサ用デバツク装置 | |
| JPH05233379A (ja) | 実行履歴記憶装置 | |
| JPH0573347A (ja) | エミユレーシヨン装置 | |
| JPH02217935A (ja) | デバッグ用割込み発生回路 | |
| JPS63197245A (ja) | マイクロプログラム制御装置 | |
| JPH02202646A (ja) | マイクロプログラム制御装置 | |
| JPH0258647B2 (ja) |