JPS60222925A - 磁気デイスク装置 - Google Patents
磁気デイスク装置Info
- Publication number
- JPS60222925A JPS60222925A JP59079822A JP7982284A JPS60222925A JP S60222925 A JPS60222925 A JP S60222925A JP 59079822 A JP59079822 A JP 59079822A JP 7982284 A JP7982284 A JP 7982284A JP S60222925 A JPS60222925 A JP S60222925A
- Authority
- JP
- Japan
- Prior art keywords
- ram
- data
- read
- transfer
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の技術分野）
この発明は、コントローラにランダムアクセスメモリを
備えた磁気ディスク装置するものである。
備えた磁気ディスク装置するものである。
従来、例えばホストシステムのコンピュータに接続され
る磁気ディスク装置は、その磁気ディスク装置のコント
ローラ用大規模集積回路（＋−３ｌ）と、コンピュータ
との間のパスラインによって、データを直接的に転送す
るようになっていた。そして、その直接的な転送のため
、データの転送スピードが磁気ディスクのドライブスピ
ードによって決っていた。したがって、コンピュータは
データの転送を任意な時間に行うことかできず、特に烏
性能であることが要求されるホストコンピュータにあっ
ては、その影響が大きく、効率の良いプログラムを組む
ことが難しかった。
る磁気ディスク装置は、その磁気ディスク装置のコント
ローラ用大規模集積回路（＋−３ｌ）と、コンピュータ
との間のパスラインによって、データを直接的に転送す
るようになっていた。そして、その直接的な転送のため
、データの転送スピードが磁気ディスクのドライブスピ
ードによって決っていた。したがって、コンピュータは
データの転送を任意な時間に行うことかできず、特に烏
性能であることが要求されるホストコンピュータにあっ
ては、その影響が大きく、効率の良いプログラムを組む
ことが難しかった。
本出願人は、上記従来の問題を解消する磁気ディスク装
置として、そのコントローラ側に、コンピュータとの間
の転送データを一時記憶するランダムアクセスメモリ（
ＲＡＭ）を備え、このメモリを中、継としてコンピュー
タにおけるデータの転送タイミングに白山度を与えるこ
とにより、コンビコータの性能の向上を実現する磁気デ
ィスク装置を開発した。
置として、そのコントローラ側に、コンピュータとの間
の転送データを一時記憶するランダムアクセスメモリ（
ＲＡＭ）を備え、このメモリを中、継としてコンピュー
タにおけるデータの転送タイミングに白山度を与えるこ
とにより、コンビコータの性能の向上を実現する磁気デ
ィスク装置を開発した。
この発明は、−１記聞発に関連してなされたものであり
、コン１ヘローラに備えたランダムアクセスメモリのア
クセス閤始時に、そのメモリのアドレスカウンタをリセ
ットするリセット回路を備えることによって、そのメモ
リへの書き込み、および読み出しの順序の逆転を防ぎ、
しかもそのメモリの全容量を有効に利用することができ
る磁気ディスク装置を提供することを目的とする。
、コン１ヘローラに備えたランダムアクセスメモリのア
クセス閤始時に、そのメモリのアドレスカウンタをリセ
ットするリセット回路を備えることによって、そのメモ
リへの書き込み、および読み出しの順序の逆転を防ぎ、
しかもそのメモリの全容量を有効に利用することができ
る磁気ディスク装置を提供することを目的とする。
この発明は、磁気ディスク装置のコントローラに備えた
ランダムアクセスメモリがコンピュータからの命令コー
ドによってリード／ライトされる開始のときに、そのラ
ンダムアクセスメモリをリセット回路によってリセット
する構成としたことを特徴とする。
ランダムアクセスメモリがコンピュータからの命令コー
ドによってリード／ライトされる開始のときに、そのラ
ンダムアクセスメモリをリセット回路によってリセット
する構成としたことを特徴とする。
以下、この発明の一実施例を図面に基づいて説明する。
図中１は磁気ディスク装置のドライブであり、２はその
コントローラである。この」ン１〜Ｌ］−ラ２は大規模
集積回路（ＩｓＩ）３をメインとしている。コン１〜ロ
ーラ２と、ｉｊ−ストシステム４との間にはパスライン
が形成されていて、磁気ｊ−イスフ装置とホストシステ
ム４との間のデータ転送がコントローラ２を通して行な
われるようになっている。コントローラ２には、ホスト
システム４どの間のパスライン中に位置するランダムア
クセスメモリ（以下ｒＲＡＭＪという）５が備えられて
いる。このＲＡＭ５は、ドライブ１からホストシステム
４への転送データ、ｄ５よびその逆のホストシステム４
からドライブ１への転送データを一時記憶するものであ
る。
コントローラである。この」ン１〜Ｌ］−ラ２は大規模
集積回路（ＩｓＩ）３をメインとしている。コン１〜ロ
ーラ２と、ｉｊ−ストシステム４との間にはパスライン
が形成されていて、磁気ｊ−イスフ装置とホストシステ
ム４との間のデータ転送がコントローラ２を通して行な
われるようになっている。コントローラ２には、ホスト
システム４どの間のパスライン中に位置するランダムア
クセスメモリ（以下ｒＲＡＭＪという）５が備えられて
いる。このＲＡＭ５は、ドライブ１からホストシステム
４への転送データ、ｄ５よびその逆のホストシステム４
からドライブ１への転送データを一時記憶するものであ
る。
以下、コン（〜ローラ２に備えられた各回路を作用と共
に説明する。
に説明する。
データの転送には、ＲＡ Ｍ ５を中継と伎るドライブ
１からポストシステム４への方向の転送と、ＲＡ Ｍ
、５を中継とするホストシステム４からドライブ１への
方向の転送との２つがある。
１からポストシステム４への方向の転送と、ＲＡ Ｍ
、５を中継とするホストシステム４からドライブ１への
方向の転送との２つがある。
そこで、まず前者の転送、つまりＲＡＭ５を中継とする
ドライブ１からホストシステム４への転送について説明
づる。
ドライブ１からホストシステム４への転送について説明
づる。
この方向のデータ転送では、まずドライブ１からＲＡＭ
５への第１段階の転送が行なわれ、その後にＲＡＭ５か
らポストシステム４への第２段階の転送が行なわれる。
５への第１段階の転送が行なわれ、その後にＲＡＭ５か
らポストシステム４への第２段階の転送が行なわれる。
■ 第１段階の転送
この転送命令は、ホストシステム４から制御信号として
コントローラ２に与えられる。この場合、その制御信号
は、コンミ−ローラ２に対して、ドライブ１からデータ
をリードすることを要求するものである。制御信号はコ
ントローラ２のリード／ライト弁別回路６に入力される
。この弁別回路６は入力した制御信号が集積回路３とＲ
ＡＭ５との間でのデータ転送を要求するものか、あるい
はＲＡＭ５とホストシステム４との間でのデータ転送を
要求するものなのかを弁別する。ここでは前者の要求で
あると判断される。次に、ホストシステム４１）１．１
らの命令コードにより、データ転送方向決定回路７がＲ
ＡＭ５に対しての東求がリード、あるいはライトのいず
れであるかを判定４る。ここでは、ＲＡＭ５に対するラ
イ］〜要求Ｃあると判定される。この結果、データの転
送方向か集積回路３からＲＡＭ５への方向であることか
決定されにそのことがリード／ライト信号出力回路８に
伝えられる。
コントローラ２に与えられる。この場合、その制御信号
は、コンミ−ローラ２に対して、ドライブ１からデータ
をリードすることを要求するものである。制御信号はコ
ントローラ２のリード／ライト弁別回路６に入力される
。この弁別回路６は入力した制御信号が集積回路３とＲ
ＡＭ５との間でのデータ転送を要求するものか、あるい
はＲＡＭ５とホストシステム４との間でのデータ転送を
要求するものなのかを弁別する。ここでは前者の要求で
あると判断される。次に、ホストシステム４１）１．１
らの命令コードにより、データ転送方向決定回路７がＲ
ＡＭ５に対しての東求がリード、あるいはライトのいず
れであるかを判定４る。ここでは、ＲＡＭ５に対するラ
イ］〜要求Ｃあると判定される。この結果、データの転
送方向か集積回路３からＲＡＭ５への方向であることか
決定されにそのことがリード／ライト信号出力回路８に
伝えられる。
そして、集積回路３がリード／ライ１〜回路９を通して
ドライブ１からデータを読み取り、イの読み取ったデー
タを集積回路３外部に転送することを要求する。この要
求により、リード、／ライ１ル仇号作成回路１０は集積
回路３とＲＡＭ５どの間のデータ転送信号を要求に合う
タイミングでリード／ライト信号出力回路８に出力りる
。そのタイミングの設定に当っては、発振器１１の発振
信号が利用される。このデータ転送信号を受（）たリー
ド／ライト信号出力回路８は、先に受けたデータ転送方
向の指示、つまり集積回路３からＲＡ Ｍ ５ヘデータ
を転送するという指示により、ＲＡＭ５へのライト命令
を、リード／ライト信号作成回路１０からのデータ転送
信号に合わせて発する。このライト命令を受けたＲＡＭ
５は、集積回路３からの転送データを順次記憶する。
ドライブ１からデータを読み取り、イの読み取ったデー
タを集積回路３外部に転送することを要求する。この要
求により、リード、／ライ１ル仇号作成回路１０は集積
回路３とＲＡＭ５どの間のデータ転送信号を要求に合う
タイミングでリード／ライト信号出力回路８に出力りる
。そのタイミングの設定に当っては、発振器１１の発振
信号が利用される。このデータ転送信号を受（）たリー
ド／ライト信号出力回路８は、先に受けたデータ転送方
向の指示、つまり集積回路３からＲＡ Ｍ ５ヘデータ
を転送するという指示により、ＲＡＭ５へのライト命令
を、リード／ライト信号作成回路１０からのデータ転送
信号に合わせて発する。このライト命令を受けたＲＡＭ
５は、集積回路３からの転送データを順次記憶する。
ＲＡＭ５のアドレスカウンタ１２は、ホストシステム４
からの命令によってデータの転送が開始されるとき、リ
ード／ライト信号出力回路８によってリセットされる。
からの命令によってデータの転送が開始されるとき、リ
ード／ライト信号出力回路８によってリセットされる。
したがって、この点においてリード／ライト信号出力回
路７は、アドレスカウンタ１２のリセット回路であると
いえる。そして、集積回路３がドライブ１から読んだデ
ータが１バイトずつＲＡＭ５に転送される都度、アドレ
スカウンタ１２はアドレスを１つずつ更新する。
路７は、アドレスカウンタ１２のリセット回路であると
いえる。そして、集積回路３がドライブ１から読んだデ
ータが１バイトずつＲＡＭ５に転送される都度、アドレ
スカウンタ１２はアドレスを１つずつ更新する。
この更新によってアドレスがＲＡＭ５の容量を越えたと
き、アドレスカウンタ１２は、ＲＡＭ５へのリード／ラ
イト信号の作成を強制的に中止させる禁止信号をリード
／ライト信号作成回路１０に出力する。このため、ＲＡ
Ｍ４の容量を越えたアクセスが防止される。
き、アドレスカウンタ１２は、ＲＡＭ５へのリード／ラ
イト信号の作成を強制的に中止させる禁止信号をリード
／ライト信号作成回路１０に出力する。このため、ＲＡ
Ｍ４の容量を越えたアクセスが防止される。
このようにして、ドライブ１からＲＡＭ５へのデータ転
送が終了する。
送が終了する。
■ 第２段階の転送
この転送は、ホストシステム４から任意の時間に要求さ
れる。この要求信号は、前述した転送の場合と同様にリ
ード／ライト弁別回路６とデータ転送方向決定回路７に
よって判定される。そして、リート／ライト信号出力回
路８によりアドレスカウンタ１２はリセットされ、ＲΔ
“Ｍ５からホストシステム４ヘデータが１バイト転送さ
れる毎に、アドレスカウンタ１２はアドレスを１つずつ
更新する。この更新によってアドレスがＲＡＭ５の容量
を越えたとき、アドレスカウンタ１２は前述した転送の
場合と同様にＲＡＭ５に対するアクセスの禁止信号を出
す。
れる。この要求信号は、前述した転送の場合と同様にリ
ード／ライト弁別回路６とデータ転送方向決定回路７に
よって判定される。そして、リート／ライト信号出力回
路８によりアドレスカウンタ１２はリセットされ、ＲΔ
“Ｍ５からホストシステム４ヘデータが１バイト転送さ
れる毎に、アドレスカウンタ１２はアドレスを１つずつ
更新する。この更新によってアドレスがＲＡＭ５の容量
を越えたとき、アドレスカウンタ１２は前述した転送の
場合と同様にＲＡＭ５に対するアクセスの禁止信号を出
す。
以上は、ＲＡＭ５を中継とするドライブ１からホストシ
ステム４への方向の転送についての説明であり、次にそ
の逆の方向、つまりＲＡＭ５を中継とするホストシステ
ム４からドライブ１への方向の転送について説明する。
ステム４への方向の転送についての説明であり、次にそ
の逆の方向、つまりＲＡＭ５を中継とするホストシステ
ム４からドライブ１への方向の転送について説明する。
この転送の場合もホストシステム４からＲＡＭ５への転
送と、ＲＡＭ５からドライブ１への転送との２段階に分
れる。
送と、ＲＡＭ５からドライブ１への転送との２段階に分
れる。
まず、ホストシステム４からＲＡＭ５への転送命令がホ
ストシステム４から発せられ、その内容がリード／ライ
ト弁別回路６とデータ転送方向決定回路７によって判別
される。そして、リード／ライト信号出力回路８により
アドレスカウンタ１２はリセットされ、ホストシステム
４からＲＡＭ５ヘデータが１バイト書き込まれる毎にア
ドレスカウンタ１２がアドレスを１つずつ更新する。こ
の更新によってアドレスがＲＡＭ５の容量を越えたとき
、アドレスカウンタ１２はＲＡＭ５に対するアクセスの
禁止信号を出す。このようにしてＲＡＭ５へのデータの
書き込みを終えた後、ホストシステム４がＲＡＭ５から
ドライブ１へのデータ転送の命令を発すると、その命令
内容がリード／ライト弁別回路６とデータ転送方向決定
回路７によって判別される。そして、リード／ライト信
号出力回路８によりアドレスカウンタ１２がリセットさ
れ、ＲＡＭ５からデータが１バイト読み出されてドライ
ブ１へ書き込まれる毎にアドレスカウンタ１２がアドレ
スを１つずつ更新する。この更新によってアドレスがＲ
ＡＭ５の容量を越えたとき、アドレスカウンタ１２はＲ
ＡＭ５に対するアクセスの禁止信号を出す。
ストシステム４から発せられ、その内容がリード／ライ
ト弁別回路６とデータ転送方向決定回路７によって判別
される。そして、リード／ライト信号出力回路８により
アドレスカウンタ１２はリセットされ、ホストシステム
４からＲＡＭ５ヘデータが１バイト書き込まれる毎にア
ドレスカウンタ１２がアドレスを１つずつ更新する。こ
の更新によってアドレスがＲＡＭ５の容量を越えたとき
、アドレスカウンタ１２はＲＡＭ５に対するアクセスの
禁止信号を出す。このようにしてＲＡＭ５へのデータの
書き込みを終えた後、ホストシステム４がＲＡＭ５から
ドライブ１へのデータ転送の命令を発すると、その命令
内容がリード／ライト弁別回路６とデータ転送方向決定
回路７によって判別される。そして、リード／ライト信
号出力回路８によりアドレスカウンタ１２がリセットさ
れ、ＲＡＭ５からデータが１バイト読み出されてドライ
ブ１へ書き込まれる毎にアドレスカウンタ１２がアドレ
スを１つずつ更新する。この更新によってアドレスがＲ
ＡＭ５の容量を越えたとき、アドレスカウンタ１２はＲ
ＡＭ５に対するアクセスの禁止信号を出す。
以上のように、ＲＡＭ５を中継してのデータ転送により
、ホストシステム４はそれ自身の一番効率のよい時にデ
ータの転送を要求し、そしてドライブ１のデータ転送ス
ピードの影響を受けることなくデータの転送を高速で実
行することができる。
、ホストシステム４はそれ自身の一番効率のよい時にデ
ータの転送を要求し、そしてドライブ１のデータ転送ス
ピードの影響を受けることなくデータの転送を高速で実
行することができる。
なお、アドレスカウンタ１２が出力するランダムアクセ
スメモリ５のアクセスの禁止信号によって警報を発する
警報器をアドレスカウンタ１２に接続することにより、
ランダムアクセスメモリ１２に対してその容量を越えた
異常なアクセスがあったことをオペレータに積極的に知
らしめることができる。
スメモリ５のアクセスの禁止信号によって警報を発する
警報器をアドレスカウンタ１２に接続することにより、
ランダムアクセスメモリ１２に対してその容量を越えた
異常なアクセスがあったことをオペレータに積極的に知
らしめることができる。
以上説明したように、この発明の磁気ディスク装置は、
コントローラに備えたランダムアクセスメモリのアクセ
ス開始時に、そのメモリのアドレスカウンタをリセッ１
〜するから、そのメモリへの書き込み、および読みだし
の順序の逆転を未然に回避することができる。また、常
にアドレス「０」からランダムアクセスメモリのアクセ
スを開始することになり、いかなるときでもランダムア
クセスメモリの全容量を使用することができる。また、
ランダムアクセスメモリのアドレス管理がアドレスカウ
ンタのリセットと更新だけとなり、回路の簡略化が図れ
、誤動作も少ない。
コントローラに備えたランダムアクセスメモリのアクセ
ス開始時に、そのメモリのアドレスカウンタをリセッ１
〜するから、そのメモリへの書き込み、および読みだし
の順序の逆転を未然に回避することができる。また、常
にアドレス「０」からランダムアクセスメモリのアクセ
スを開始することになり、いかなるときでもランダムア
クセスメモリの全容量を使用することができる。また、
ランダムアクセスメモリのアドレス管理がアドレスカウ
ンタのリセットと更新だけとなり、回路の簡略化が図れ
、誤動作も少ない。
図面はこの発明の一実施例を表すブロック構成図である
。 １・・・・・・ドライブ、２・・・・・・コントローラ
、３・・・・・・集積回路、４・・・・・・ホストシス
テム（コンピュータ）、５・・・・・・ランダムアクセ
スメモリ（ＲＡＭ） 、８・・・・・・リード／ライト
信号出力回路（リセット回路）、１２・・・・・・アド
レスカウンタ。
。 １・・・・・・ドライブ、２・・・・・・コントローラ
、３・・・・・・集積回路、４・・・・・・ホストシス
テム（コンピュータ）、５・・・・・・ランダムアクセ
スメモリ（ＲＡＭ） 、８・・・・・・リード／ライト
信号出力回路（リセット回路）、１２・・・・・・アド
レスカウンタ。
Claims (1)
- 磁気ディスクのコントローラを通してコンピュータとの
間でデータの転送を行なう磁気ディスク装置において、
前記コントローラに、コンピュータとの間のパスライン
中に位置して転送データを一時記憶するランダムアクセ
スメモリと、このランダムアクセスメモリに対しての転
送データのリード／ライト時にその記憶アドレスを順次
カウントするアドレスカウンタと、コンピュータからの
命令コードによるランダムアクセスメモリのり一ド／ラ
イトの開始時にアドレスカウンタをリセットするリセッ
ト回路とを備えたことを特徴とする磁気ディスク装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59079822A JPS60222925A (ja) | 1984-04-20 | 1984-04-20 | 磁気デイスク装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59079822A JPS60222925A (ja) | 1984-04-20 | 1984-04-20 | 磁気デイスク装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60222925A true JPS60222925A (ja) | 1985-11-07 |
Family
ID=13700896
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59079822A Pending JPS60222925A (ja) | 1984-04-20 | 1984-04-20 | 磁気デイスク装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60222925A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58221459A (ja) * | 1982-06-18 | 1983-12-23 | Hitachi Ltd | 外部記憶装置制御回路 |
-
1984
- 1984-04-20 JP JP59079822A patent/JPS60222925A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58221459A (ja) * | 1982-06-18 | 1983-12-23 | Hitachi Ltd | 外部記憶装置制御回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6319058A (ja) | メモリ装置 | |
| JPH02135562A (ja) | キュー・バッファの制御方式 | |
| JPS60222925A (ja) | 磁気デイスク装置 | |
| JPH0140432B2 (ja) | ||
| JPS5936773B2 (ja) | ロ−カルバ−スト転送制御方式 | |
| JPS633351B2 (ja) | ||
| JPS6331806B2 (ja) | ||
| JPS60222927A (ja) | 磁気デイスク装置 | |
| JP2892429B2 (ja) | 入出力制御装置 | |
| JP2968636B2 (ja) | マイクロコンピュータ | |
| JP3299147B2 (ja) | キャッシュ制御回路 | |
| US6480945B2 (en) | Method and apparatus for controlling memory access by a plurality of devices | |
| EP0358224A2 (en) | Semiconductor disk device useful in transaction processing system | |
| JPS60222926A (ja) | 磁気デイスク装置 | |
| JP2827520B2 (ja) | 入出力制御装置 | |
| JP2978626B2 (ja) | Ｄｍａコントローラ | |
| JP3062513B2 (ja) | マイクロプロセッサ | |
| JPS63187355A (ja) | 記憶装置のデ−タ退避方式 | |
| JPH0133848B2 (ja) | ||
| JPH04330541A (ja) | 共通データ転送システム | |
| JPS61193245A (ja) | 記憶制御方式 | |
| JPS61127025A (ja) | 光デイスク制御装置 | |
| JPS60222924A (ja) | 磁気デイスク装置 | |
| JPH05265942A (ja) | Ｄｍａ制御部におけるデータ入出力方法 | |
| JPS6282594A (ja) | バブルフアイルメモリ装置 |