JPS6023381B2 - 可変長セグメント制御方式 - Google Patents
可変長セグメント制御方式Info
- Publication number
- JPS6023381B2 JPS6023381B2 JP55077372A JP7737280A JPS6023381B2 JP S6023381 B2 JPS6023381 B2 JP S6023381B2 JP 55077372 A JP55077372 A JP 55077372A JP 7737280 A JP7737280 A JP 7737280A JP S6023381 B2 JPS6023381 B2 JP S6023381B2
- Authority
- JP
- Japan
- Prior art keywords
- segment
- address
- section
- address space
- storage means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Storage Device Security (AREA)
Description
【発明の詳細な説明】
本発明はベースアドレス方式を探る情報処理装置におけ
る可変長セグメント制御方式に関するものである。
る可変長セグメント制御方式に関するものである。
ベースアドレス方式を探る情報処理装置において、ベー
スアドレスとそれからのアドレス偏差を表わす成分（１
つまたは複数）とから実効アドレスを求める方式として
、次のような方式が知られている。
スアドレスとそれからのアドレス偏差を表わす成分（１
つまたは複数）とから実効アドレスを求める方式として
、次のような方式が知られている。
｛１’ 有効なアドレスビットの全ビットを算術的に加
算する方式。
算する方式。
■ 実効アドレスの下位ビットはベースアドレスの下位
ビットとアドレス偏差成分の有効なビットとの算術的な
加算により求め、実効アドレスの上位ビットはベースア
ドレスの上位ビットをそのま）用いる方式。
ビットとアドレス偏差成分の有効なビットとの算術的な
加算により求め、実効アドレスの上位ビットはベースア
ドレスの上位ビットをそのま）用いる方式。
（３’ ベースアドレスからのアドレス偏差成分の上限
値をベースアドレスと対にして持ち、アドレス偏差成分
がこの上限値を超えない場合に限りベースアドレスとア
ドレス偏差成分とを算術的に加算して実効アドレスを求
める方式。
値をベースアドレスと対にして持ち、アドレス偏差成分
がこの上限値を超えない場合に限りベースアドレスとア
ドレス偏差成分とを算術的に加算して実効アドレスを求
める方式。
｛１｝の方式では、アドレス空間の全域にわたってアド
レスの連続性が保証される一方、プログラムがアドレス
偏差成分の指定を誤って許容されないアドレス空間をア
ドレシングする可能性がある。
レスの連続性が保証される一方、プログラムがアドレス
偏差成分の指定を誤って許容されないアドレス空間をア
ドレシングする可能性がある。
これをページと呼ばれるセグメントより小さいサイズの
区間ごとに設けたアクセスキーを用いたメモリ保護機構
によって防止する場合には、正当なアクセスに対しては
アクセスを許容できなければならないため、アクセスキ
ーの管理が複雑になるかあるいはメモリ保護が不十分に
なるなどの欠点がある。■の方式では、上記の実効アド
レスの上位ビットを固定のま）でアドレッシング可能な
アドレス空間をセグメントと呼び、アドレス偏差成分を
誤って設定した場合でも、ベースアドレスが指すセグメ
ント以外のセグメントへのアドレシングを未然に防ぐ特
徴がある。通常、セグメントの大きさはページより大で
あり、上記の特徴とべ−ジ単位のアクセス制限とを用い
てアクセスキーの管理を複雑化することなく２重のメモ
リ保護が可能である。しかし、一方ではアドレスの連続
性もまたセグメント内でしか保証されず、さらにアドレ
ス空間内に異なる大きさのセグメントを設定できないた
め、小さいプログラムに対してはセグメントの使用効率
が悪く、セグメントの大きさを超える大きいプログラム
は実行が困難であるなどの欠点がある。また｛３丁の方
式では、アドレス偏差成分の上限値を変えることによっ
て、｛２｝の方式におけるセグメントの大きさを可変に
した場合と同様の効果が得られるが、アドレス偏差成分
の上限値がベースアドレスと対になっているため、ベー
スアドレスの変更のたびにベースアドレスと該ベースア
ドレスを用いたアドレシングを許容するアドレスの上限
との差を求めて、アドレス偏差成分の上限値を更新しな
ければならない欠点がある。
区間ごとに設けたアクセスキーを用いたメモリ保護機構
によって防止する場合には、正当なアクセスに対しては
アクセスを許容できなければならないため、アクセスキ
ーの管理が複雑になるかあるいはメモリ保護が不十分に
なるなどの欠点がある。■の方式では、上記の実効アド
レスの上位ビットを固定のま）でアドレッシング可能な
アドレス空間をセグメントと呼び、アドレス偏差成分を
誤って設定した場合でも、ベースアドレスが指すセグメ
ント以外のセグメントへのアドレシングを未然に防ぐ特
徴がある。通常、セグメントの大きさはページより大で
あり、上記の特徴とべ−ジ単位のアクセス制限とを用い
てアクセスキーの管理を複雑化することなく２重のメモ
リ保護が可能である。しかし、一方ではアドレスの連続
性もまたセグメント内でしか保証されず、さらにアドレ
ス空間内に異なる大きさのセグメントを設定できないた
め、小さいプログラムに対してはセグメントの使用効率
が悪く、セグメントの大きさを超える大きいプログラム
は実行が困難であるなどの欠点がある。また｛３丁の方
式では、アドレス偏差成分の上限値を変えることによっ
て、｛２｝の方式におけるセグメントの大きさを可変に
した場合と同様の効果が得られるが、アドレス偏差成分
の上限値がベースアドレスと対になっているため、ベー
スアドレスの変更のたびにベースアドレスと該ベースア
ドレスを用いたアドレシングを許容するアドレスの上限
との差を求めて、アドレス偏差成分の上限値を更新しな
ければならない欠点がある。
本発明の目的はプログラムに必要十分な大きさのアドレ
ス連続区間（セグメント）を保証すると共に、アドレス
偏差成分の謀設定に対するメモリ保護を強化する可変長
セグメント制御方式を提供することにある。
ス連続区間（セグメント）を保証すると共に、アドレス
偏差成分の謀設定に対するメモリ保護を強化する可変長
セグメント制御方式を提供することにある。
しかして本発明は、アドレスの連続区間である任意の大
きさのセグメントを記憶してこれを更新可能にすると共
に、この記憶内容を用いてベースアドレスと実効アドレ
スとが同一のセグメント内であるかを検出することを特
徴とするものである。
きさのセグメントを記憶してこれを更新可能にすると共
に、この記憶内容を用いてベースアドレスと実効アドレ
スとが同一のセグメント内であるかを検出することを特
徴とするものである。
第１図は本発明におけるアドレスの連続性を保証する区
間であるセグメントの概念図であって、１はアドレス空
間、２はセグメントである。
間であるセグメントの概念図であって、１はアドレス空
間、２はセグメントである。
アドレス空間はプログラムの指定によって複数のセグメ
ントに分割される。各セグメントは１個以上のざらにづ
・ごし、構成単位３（以下セクションと称す）で構成さ
れる。セクションは全て同じ大きさであり、アドレス空
間全域にわたって通し番号がふられているものとする。
セグメントの大きさはセクションの大きさを単位として
プログラムで任意に設定でき、各セグメント内ではアド
レスの連続性を保証すると）もに、ベースアドレスと実
効アドレスとがセグメント境界をまたぐ（異なるセグメ
ントに属する）場合にはこれを検出し割り込み信号を発
生する。以下にその制御機構を示す。第２図は本発明の
一実施例を示す。４はセグメント指定情報を格納する記
憶機構であり、アドレス空間内の全セクション数に対応
した語数を持つ。
ントに分割される。各セグメントは１個以上のざらにづ
・ごし、構成単位３（以下セクションと称す）で構成さ
れる。セクションは全て同じ大きさであり、アドレス空
間全域にわたって通し番号がふられているものとする。
セグメントの大きさはセクションの大きさを単位として
プログラムで任意に設定でき、各セグメント内ではアド
レスの連続性を保証すると）もに、ベースアドレスと実
効アドレスとがセグメント境界をまたぐ（異なるセグメ
ントに属する）場合にはこれを検出し割り込み信号を発
生する。以下にその制御機構を示す。第２図は本発明の
一実施例を示す。４はセグメント指定情報を格納する記
憶機構であり、アドレス空間内の全セクション数に対応
した語数を持つ。
プログラムによって該記憶機構４の内容を更新するため
の命令を発行した場合には、命令制御部５から信号線６
を介して送られてきたアドレスで選択される語に信号線
７を介して主記憶あるいは演算レジスタ８からのデータ
を書き込む。９はベースアドレスを保持するレジスタ、
１０および１１はアドレス偏差成分を保持するレジスタ
（２つの正の偏差成分を持つ例）であり、１２は各レジ
スタ９，１０，１１の全ビットを算術的に加算して実効
アドレス１３を得るための加算器である。
の命令を発行した場合には、命令制御部５から信号線６
を介して送られてきたアドレスで選択される語に信号線
７を介して主記憶あるいは演算レジスタ８からのデータ
を書き込む。９はベースアドレスを保持するレジスタ、
１０および１１はアドレス偏差成分を保持するレジスタ
（２つの正の偏差成分を持つ例）であり、１２は各レジ
スタ９，１０，１１の全ビットを算術的に加算して実効
アドレス１３を得るための加算器である。
なおレジス夕９，１０，１１および１２は本発明に特有
なものではない。いま、第３図に示すとおり、セクショ
ン番号ｎ−３からｎまでの４つのセクションを１つのセ
グメントとして使用する場合を例にとってベースアドレ
スと実効アドレスとがセグメント境界をまたぐ場合の検
出法を説明する。
なものではない。いま、第３図に示すとおり、セクショ
ン番号ｎ−３からｎまでの４つのセクションを１つのセ
グメントとして使用する場合を例にとってベースアドレ
スと実効アドレスとがセグメント境界をまたぐ場合の検
出法を説明する。
記憶機構４には、第３図のようにプ。グラムによってセ
クション番号をアドレスとする各語に該セクションが属
するセグメントの最終セクション番号が格納されている
ものとする。ベースアドレスの属するセグメントの最終
セクション番号は、ベースアドレスを保持するレジスタ
９のうちセクション番号を表わす部分１４で記憶機構４
を索引することによって得られる。いま第３図の例にお
いてベースアドレスのセクション番号ｎ−２であれば、
ベースアドレスの属するセグメントの最終セクション番
号ｎが記憶機構４から読み出され信号線１５を介してレ
ジスター６に格納される。次に実効アドレス１３のうち
セクション番号を表わす部分１７が信号線１８を介して
比較器１９に送られる。比較器１９は信号線２０を介し
て得られるレジスタ１６の内客、即ちベースアドレスの
属するセグメントの最終セクション番号と、信号線１８
上の実効アドレスのセクション番号とを比較して、後者
が前者より大である場合には信号線２１を介して割り込
み信号を送り出す。いま、第３図の例において、実効ア
ドレスのセクション番号がｎの場合には、ベースアドレ
スが属するセグメントの最終セクション番号ｎより大で
ないため割り込み信号を発生しないが、実効アドレスの
セクション番号がｎ＋１の場合には、ベースアドレスが
属するセグメントの最終セグメント番号ｎより大である
ため、ベースアドレスと実効アドレスがセグメント境界
をまたいでいることを検出して割り込み信号を発生する
。 ′なお、第３図は第２図の構成
と対応したセグメント指定情報の例であるが、記憶機構
４の各語に対応するセクションが属するセグメントの番
号（アドレス空間内のセグメントごとにふられた番号）
を格納しておき、ベースアドレスのセクション番号部１
４を用いて記憶機構４を索引することによって得たベー
スアドレスの属するセグメント番号と、実効アドレスの
セクション番号部１７を用いて記憶機構４を再び索引し
て得た実効アドレスの属するセグメント番号とを比較し
て、両者が一致しない場合に割り込み信号を発生する、
アドレス偏差成分が負の場合でも対処可能な実施例とす
ることもできる。
クション番号をアドレスとする各語に該セクションが属
するセグメントの最終セクション番号が格納されている
ものとする。ベースアドレスの属するセグメントの最終
セクション番号は、ベースアドレスを保持するレジスタ
９のうちセクション番号を表わす部分１４で記憶機構４
を索引することによって得られる。いま第３図の例にお
いてベースアドレスのセクション番号ｎ−２であれば、
ベースアドレスの属するセグメントの最終セクション番
号ｎが記憶機構４から読み出され信号線１５を介してレ
ジスター６に格納される。次に実効アドレス１３のうち
セクション番号を表わす部分１７が信号線１８を介して
比較器１９に送られる。比較器１９は信号線２０を介し
て得られるレジスタ１６の内客、即ちベースアドレスの
属するセグメントの最終セクション番号と、信号線１８
上の実効アドレスのセクション番号とを比較して、後者
が前者より大である場合には信号線２１を介して割り込
み信号を送り出す。いま、第３図の例において、実効ア
ドレスのセクション番号がｎの場合には、ベースアドレ
スが属するセグメントの最終セクション番号ｎより大で
ないため割り込み信号を発生しないが、実効アドレスの
セクション番号がｎ＋１の場合には、ベースアドレスが
属するセグメントの最終セグメント番号ｎより大である
ため、ベースアドレスと実効アドレスがセグメント境界
をまたいでいることを検出して割り込み信号を発生する
。 ′なお、第３図は第２図の構成
と対応したセグメント指定情報の例であるが、記憶機構
４の各語に対応するセクションが属するセグメントの番
号（アドレス空間内のセグメントごとにふられた番号）
を格納しておき、ベースアドレスのセクション番号部１
４を用いて記憶機構４を索引することによって得たベー
スアドレスの属するセグメント番号と、実効アドレスの
セクション番号部１７を用いて記憶機構４を再び索引し
て得た実効アドレスの属するセグメント番号とを比較し
て、両者が一致しない場合に割り込み信号を発生する、
アドレス偏差成分が負の場合でも対処可能な実施例とす
ることもできる。
また、記憶機構４は各セクションごとに対応する１ビッ
トを持ってセグメントの先頭のセクションに対応したビ
ットにセグメント境界表示ビットを立て）おき、ベース
アドレスのセクション番号がｎ、実効アドレスのセクシ
ョン番号がｍのとき、ｎ＜ｍであればビット番号ｎ＋１
からビット番号ｍまでの各ビットが１でその他のビット
は０のビット列を、ｎ＞ｍであればビット番号ｍ＋１か
らビット番号ｎまでの各ビットが１でその他のビットは
０のビット列を、またｎ＝ｍであれば全ビットが０のビ
ット列を作り、記憶機構４から読み出したビット列との
間で各ビットごとに論理積をとった後に全ビットにわた
って論理和をとった結果が１であるときに割り込み信号
を発生することにより記憶機構４の記憶容量を小さくし
、かつアドレス偏差成分が負の場合でも対処可能な実施
例についても容易に想像できる。以上説明したように、
本発明によれば、アドレスの連続性を保証するセグメン
トの大きさはあらかじめプログラムによって指定でき、
さらにセグメント境界をまたぐアドレシングを検出する
手段を有するため、プログラムが必要とするアドレス空
間の大き乳こあわせてセグメントの大きさを決めること
によってアドレス空間の有効利用がはかられ、また、セ
グメントの大きさは−旦プログラムで設定しておけば、
アドレシングのたびにプログラムがアドレス偏差成分の
大きさを意識する必要はなく、さらに、プログラムがア
ドレス偏差成分の設定を誤って許可されていないアドレ
ス空間をアドレシングするのを未然に防止することによ
ってメモリ保護の強化がはかれるなどの利点がある。
トを持ってセグメントの先頭のセクションに対応したビ
ットにセグメント境界表示ビットを立て）おき、ベース
アドレスのセクション番号がｎ、実効アドレスのセクシ
ョン番号がｍのとき、ｎ＜ｍであればビット番号ｎ＋１
からビット番号ｍまでの各ビットが１でその他のビット
は０のビット列を、ｎ＞ｍであればビット番号ｍ＋１か
らビット番号ｎまでの各ビットが１でその他のビットは
０のビット列を、またｎ＝ｍであれば全ビットが０のビ
ット列を作り、記憶機構４から読み出したビット列との
間で各ビットごとに論理積をとった後に全ビットにわた
って論理和をとった結果が１であるときに割り込み信号
を発生することにより記憶機構４の記憶容量を小さくし
、かつアドレス偏差成分が負の場合でも対処可能な実施
例についても容易に想像できる。以上説明したように、
本発明によれば、アドレスの連続性を保証するセグメン
トの大きさはあらかじめプログラムによって指定でき、
さらにセグメント境界をまたぐアドレシングを検出する
手段を有するため、プログラムが必要とするアドレス空
間の大き乳こあわせてセグメントの大きさを決めること
によってアドレス空間の有効利用がはかられ、また、セ
グメントの大きさは−旦プログラムで設定しておけば、
アドレシングのたびにプログラムがアドレス偏差成分の
大きさを意識する必要はなく、さらに、プログラムがア
ドレス偏差成分の設定を誤って許可されていないアドレ
ス空間をアドレシングするのを未然に防止することによ
ってメモリ保護の強化がはかれるなどの利点がある。
第１図は本発明におけるセグメントおよびセクションの
概念図、第２図は本発明の一実施例を示すブロック図、
第３図は第２図の実施例においてセグメントの指定を行
なう情報の例を示す図である。 ４・・・・・・記憶機構、５・・・・・・命令制御部、
８・・…・主記憶あるいは演算レジスタ、９・・・・・
・ベースアドレス保持用レジスタ、１０および１１．・
・・・・アドレス偏差成分保持用レジスタ、１２・・・
・・・加算器、１３・・・・・・実効アドレス、１９・
・・・・・比較器。 第１図第２図 第３図
概念図、第２図は本発明の一実施例を示すブロック図、
第３図は第２図の実施例においてセグメントの指定を行
なう情報の例を示す図である。 ４・・・・・・記憶機構、５・・・・・・命令制御部、
８・・…・主記憶あるいは演算レジスタ、９・・・・・
・ベースアドレス保持用レジスタ、１０および１１．・
・・・・アドレス偏差成分保持用レジスタ、１２・・・
・・・加算器、１３・・・・・・実効アドレス、１９・
・・・・・比較器。 第１図第２図 第３図
Claims (1)
- 【特許請求の範囲】 １ アドレス空間がプログラムの指定によつて可変な複
数のセグメントに分割され、さらに各セグメントは１個
あるいは複数個のセクシヨンで構成されており、ベース
アドレスと該ベースアドレスからの偏差成分とを用いて
前記アドレス空間上の実効アドレスを得る情報処理装置
において、各セクシヨン対応に、該当セクシヨンが属す
るセグメントの最終セクシヨン番号を記憶する記憶手段
と、前記ベースアドレスのセクシヨン番号部で前記記憶
手段を索引して該当セクシヨンの属するセグメントの最
終セクシヨン番号を読み出す手段と、該読み出された最
終セクシヨン番号と実効アドレスのセクシヨン番号部と
の大小関係を比較する比較手段とを設け、許容された可
変長のセグメント外のアドレス空間へのアドレツシング
を前以つて検出することを特徴とする可変長セグメント
制御方式。 ２ アドレス空間がプログラムの指定によつて可変な複
数のセグメントに分割され、さらに各セグメントは１個
あるいは複数個のセクシヨンで構成されており、ベース
アドレスと該ベースアドレスからの偏差成分とを用いて
前記アドレス空間上の実効アドレスを得る情報処理装置
において、各セグメント対応に、該当セクシヨンが属す
るセグメント番号を記憶する記憶手段と、前記ベースア
ドレスのセクシヨン番号部で前記記憶手段を索引して該
当セクシヨンの属するセグメント番号を読み出す手段と
、前記実効アドレスのセクシヨン番号部で前記記憶手段
を索引して該当セクシヨンの属するセグメント番号を読
み出す手段と、前記読み出された両セグメント番号の一
致を比較する比較手段とを設け、許容された可変長のセ
グメント外のアドレス空間へのアドレツシングを前以つ
て検出することを特徴とする可変長セグメント制御方式
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55077372A JPS6023381B2 (ja) | 1980-06-09 | 1980-06-09 | 可変長セグメント制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55077372A JPS6023381B2 (ja) | 1980-06-09 | 1980-06-09 | 可変長セグメント制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS573159A JPS573159A (en) | 1982-01-08 |
| JPS6023381B2 true JPS6023381B2 (ja) | 1985-06-07 |
Family
ID=13632062
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55077372A Expired JPS6023381B2 (ja) | 1980-06-09 | 1980-06-09 | 可変長セグメント制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6023381B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4852191B2 (ja) * | 1999-12-20 | 2012-01-11 | 株式会社櫻製作所 | 微小脈動流ポンプ |
-
1980
- 1980-06-09 JP JP55077372A patent/JPS6023381B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS573159A (en) | 1982-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6021476A (en) | Data processing apparatus and method for controlling access to a memory having a plurality of memory locations for storing data values | |
| US6381668B1 (en) | Address mapping for system memory | |
| GB1495332A (en) | Memory having non-fixed relationships between addresses and storage locations | |
| US12517676B2 (en) | Software memory tagging for heap overflow protection | |
| US20070136556A1 (en) | Virtual Memory Translator for Real-Time Operating Systems | |
| JPS6023381B2 (ja) | 可変長セグメント制御方式 | |
| JPS5816263B2 (ja) | ジヨウホウシヨリソウチ | |
| JPS6220583B2 (ja) | ||
| JPS62120543A (ja) | メモリバンクの切替方式 | |
| JPS595496A (ja) | メモリプロテクト方式 | |
| JPH01166148A (ja) | メモリアクセス装置 | |
| JPS6035694B2 (ja) | 主記憶保護方式 | |
| JPS6175446A (ja) | アドレス比較方式 | |
| JPH0394325A (ja) | データ処理装置 | |
| KR20240119209A (ko) | 컴퓨터 메모리 시스템 및 메모리 세그멘테이션을 위한 방법 | |
| JP3147236B2 (ja) | キヤツシユメモリ装置 | |
| JPS6289294A (ja) | アドレスデコ−ド回路 | |
| JPS6136669B2 (ja) | ||
| JPH02138623A (ja) | ポインタレジスタを備えたマイクロプログラム制御方式のマイクロプロセッサ | |
| JPS6010669B2 (ja) | 記憶装置制御方式 | |
| JPS589452B2 (ja) | フア−ムウエアホウシキ | |
| JPS5977694A (ja) | 情報処理装置 | |
| JPS63123127A (ja) | マイクロプログラム制御方式 | |
| JPH04266140A (ja) | アドレス変換バッファ装置 | |
| JPS6124734B2 (ja) |