JPS6023540B2 - フアクシミリ受信機の位相同期方式 - Google Patents

Description

【発明の詳細な説明】 本発明は位相の取り直しを確実にし且つ同期を保持し続
け得るようにしたファクシミリ受信機の位相同期方式に
関する。

ファクシミリ装置では送信機から伝送するファクシミリ
信号に位相信号を挿入し、受信機でこの位相信号を検出
して同期をとっている。

従来は受信機に単一の位相ゲートを設け、この位相ゲー
ト期間に受信信号（送信機からの位相信号）が数ライン
連続して存在した場合、位相信号ありと判断する。また
は単に位相ゲート期間内の受信信号の有無を検出する。
この状態が第１図のａ，ｂの関係である。次に受信信号
と受信機内部のタイミングとがずれて、位相ゲート期間
内に位相信号がなくなる（第１図ａとｃの関係）と、こ
の時、位相ゲート期間外にたまたま存在している受信信
号で同期を取り直していた。しかしこの同期取り直しの
場合、ノイズがなく受信信号のみが存在していれば確実
に同期をとることができるが、しかし近くにノイズＮ（
第１図ｄ）があると、この／ィズＮで誤って同期をとつ
てしまうことがあった。これを防ぐため、受信信号の幅
を検出し、位相信号とノイズとを区別することも考えら
れているが、この場合は位相信号幅がノイズ幅に比し充
分大きい時のみ有効で、両者の幅に差が余りない時はや
はり誤って同期をとってしまう。このように従来の位相
同期方式では位相ゲート期間から位相信号が一担外れる
と、ノイズ等のために確実に位相信号と同期させること
が困難になり誤同調を引起す欠点があった。本発明はこ
のような欠点を改善し、複数の位相ゲート期間を設定し
て位相信号を見失うことなく、且つノイズがあっても確
実に判別して謀同期を防ぎ常に安定した位相同期をとる
ことができるファクシミリ受信機の位相同期方式を提供
するものである。

以下図面を参照して本発明を説明する。

先ず本発明の特徴を述べる。すなわち受信中に位相ゲ−
ト期間から位相信号がはずれた場合、その位相信号を見
失うことなく位相ゲート期間外のどのタイミングにある
かを検出できるようにし、このタイミングを確実に判断
してから同期をとるようにしたもので、その手段として
位相ゲート期間を複数個設けることを特徴とするもので
ある。次に本発明方式の概略を第２図のタイムチャート
により説明する。この第２図は位相ゲートを３つ設けた
例で、各位相ゲート期間Ｇ，，Ｇ２，Ｇ３は時間的に連
続するように設定する。そして位相信号の判別は、受信
信号を複数（走査）ライン１・・・Ｍ・・・Ｎにわたっ
てチェックし、各位相ゲート期間Ｇ，，○２，Ｇ３のう
ち、受信信号が最も多い位相ゲート期間の受信信号また
は各位相ゲート期間のうち受信信号が連続して存在する
位相ゲート期間の受信信号を位相信号と判定する。たと
えば第２図ｂでは位相ゲート期庵敗，、第２図ｃでは位
相ゲート期間Ｇ３のタイミングを位相信号のタイミング
と判断する。次に同期のとり方は、ある位相ゲート期間
から位相信号がはずれた場合、そのはずれたことには着
目せず、その時点で位相信号がどの位相ゲート期間にあ
るかを、前述の如く判断した後に、その位相ゲート期間
のタイミングで同期をとる。

すなわち上記の如くして位相信号と判断した後、第２図
ａのようにその位相ゲートタイミングが中央の位相ゲー
ト期間的２となるように同期をとる。この同期状態から
受信信号が中央の位相ゲート期間からいずれの方向にず
れても、第２図ｂ，ｃのように両側のいずれかの位相ゲ
ート期間○，，Ｇ３にとらえられる。したがって同期が
はずれても、位相信号を見失うことがなくトラッキング
し続けることができる。次に具体的回路を説明する。

第３図において、１は１ライン走査毎にクリアし、位相
ゲートタイミングを設定する走査カウンタで、その出力
端は位相ゲート制御回路２に接続される。この位相ゲー
ト制御回路２は前記タイミングに基づいてゲ−ト信号Ｇ
，，Ｇ２，Ｇ３を形成し、このゲート信号Ｇ，，Ｇ２，
Ｇ３と各ゲート信号の後縁のタイミングで発生するパル
スを出力する。この各出力端はゲート信号Ｇ，，Ｇ２，
Ｇ３の期間内の受信信号を検出するための受信信号検出
回路３，４，５に接続される。この受信信号検出回路３
，４，５の入力には受信信号が入力され、受信信号の有
、無の信号を出力する。この有の出力端はＮ進カウンタ
６，７，８のクロック端子に接続され、無の出力端はオ
ア回路９，１０，１１の一方の入力端に接続される。カ
ウンタ６，７，８はどの位相ゲート期間内に位相信号が
あるかの判別を行なうもので、クリア端子に前記オア回
路９，１０，１１の出力端が接続され、出力端はオア回
路１２の入力端に接続され、このオア回路１２の出力端
は前記オア回路９，１０，１１の他方の入力端に接続さ
れると共に前記走査カウンタ１のクリア端子に接続され
る。前記位相ゲート制御回路２は第４図に示すようにデ
コーダ２１とこのデコーダ２１の各出力端に接続された
ＲＳフリツプフロップ回路２２，２３，２４とからなる
。

そしてデコーダ２１の一８出力端はＲＳフリツプフロツ
プ回路２２のセット端子に、一４出力端はそのリセット
端子およびＲＳフリツプフロツブ回路２３のセット端子
に、０出力端はＲＳフリツプフロップ回路２３のリセツ
ト端子およびＲＳフリツプフロツプ回路２４のセット端
子に、４出力端はＲＳフリッブフロップ回路２４のリセ
ット端子にそれぞれ接続される。また受信信号検出回路
の具体的構成は位相ゲート信号Ｇ，に対応するものを例
にとると、第５図に示すように有出力１を検出するＤフ
リツプフロップ回路３１と、無信号検出回路３２とから
なる。Ｄフリツプフロップ回路３１のクロック端子には
受信信号が、クリア端子には位相ゲート信号Ｇ，がそれ
ぞれ印加され、Ｑ出力端が有出力１の出力端子に導かれ
る。無信号検出回路３２はＤフリップフロップ回路３１
の９出力端に接続されたインバータ３３、Ｑ出力端に一
方の入力端が接続された／ア回路３４、このノア回路３
４の他方の入力端と前記ィンバータ３３の出力端との間
に介在された抵抗３５、コンデンサ３６でなる時定数回
路、前記ノア回路３４の出力と位相ゲート信号Ｇの後緑
のパルスが入力されるアンド回路３７とからなる。この
アンド回路３７の出力端が無出力１の出力端に導かれる
。このような構成において、全体的な動作を説明するに
先立って、位相ゲート制御回路２および受信信号検出回
路３の動作を説明する。位相ゲート制御回路２は、第６
図のタイムチャートに示すように、デコー夕２１が走査
カウン夕１の出力を受けて−８，一４，０，４の出力つ
まり４クロツクの間隔の出力パルスを生じ、これによっ
てＲＳフリツブフロツプ回路２２，２３，２４をセット
、リセットする。このため各ＲＳフリップフロップ回路
２２，２３，２４のＱ出力端からクロック４つ分の幅を
もつ位相ゲート信号○，，Ｇ２，０３が連続して生じ、
またこの位相ゲート信号Ｇ，，Ｇ２，Ｑの各後緑に立上
るＧ，，Ｇ２，Ｇ３後縁パルスがデコーダ２１の−４，
０，４の各出力端から取り出される。また受信信号検出
回路３はゲート信号Ｇ，がＤフリツプフロツプ回路３１
のクリア端子に加わり、第７図ａのようにその期間中に
受信信号が入力すると、この受信信号の立上りエッジで
セットされてＱ出力端から出力が生じ、これが有出力１
となる。

もし第７図ｂのように位相ゲート信号Ｇ，の期間中に受
信信号が入力しなければセットされずＱ出力は生じない
。そしてこの時アンド回路３７にＧ，後縁パルスが加わ
ることによりノア回路３４の出力とアンドがとられ、出
力が生じ、これが無出力となる。尚位相ゲート信号Ｇ，
の期間中に受信信号があるときは、Ｄフリップフロップ
回路３１のＱ出力がインバータ３３および３５，３６で
なる時定数回路を介してノァ回路３４に加わり、このノ
ア回路３４の出力を○，後緑パルスが立下るまでなくな
らないようにしている。したがってこのＧ，後緑パルス
があってもアンド回路３７に出力は生じない。ここでは
位相ゲート信号Ｃ，に対応する受信信号検出回路３につ
いて説明したが、他の受信信号検出回路４，５も同様で
ある。

このような位相ゲート制御回路２および受信信号検出回
路３の動作を前提にして、全体的な動作を説明する。

すなわち走査カウンタ１は１走査ライン毎にクリアされ
、順次カウン夕出力を生じ、これが位相ゲート制御回路
２に加わり、この入力をもとにして位相ゲート制御回路
２は前述のように位相ゲート信号Ｇ，，○２，Ｇ３、Ｇ
，後緑パルス、Ｇ２後緑パルス、Ｇ３後縁パルスを出力
する。この各信号が受信信号検出回路３，４，５に加わ
り、この受信信号検出回路３，４，５で各位相ゲート信
号Ｇ，，Ｇ２，Ｇ３の期間の受信信号の有無が検出され
る。この受信信号検出回路３，４，５で受信信号の“有
”が検出されると、その出力がそれぞれ対応するカゥン
タ６，７，８のクロック端子に加わり、カウンタ６，７
，８は計数を行なう。このカウンタ６，７，８はどの位
相ゲート信号Ｇ，，Ｇ２，Ｇ３の期間に受信信号が最も
多いか、またはどの位相ゲート信号Ｇ，，Ｇ２，Ｇ３の
期間に受信信号が連続して存在するかにより、位相信号
判別を行なう。尚受信信号検出回路３，４，５の“無”
出力をオア回路９，１０，１１を介して各カウンタ６，
７，８のクリア端子に加えているが、これは「受信信号
が連続して存在」と言うことで判別する場合にのみ必要
で「最も多い」ことで判別する場合はいらない。このカ
ウンタ６，７，８で位相信号と判断するためのカウント
数Ｎは２以上の任意の値とし、このＮとなった時のカウ
ンタ６，７，８の出力が位相判定出力となる。そしてこ
れらのカウンタ６，７，８の出力はオア回路１２を介し
て走査カウンタ１に加えられるが、カウンタ６，７，８
のうちから最初に生じた位相判定信号で走査カウンタ１
をクリアし、同期をとる。この時の動作を第８図のタイ
ムチャートにより説明する。

この第８図ａ，ｂ，ｃは第２図ａ，ｂ，ｃの各状態に対
応する。先ず位相ゲート信号Ｇ２に対応するカウンタ７
が最初にＮになった場合は、第８図ａのように同期前後
のゲートタイミングは変らない。また位相ゲート信号Ｇ
，に対応するカゥンタ６が最初にＮ‘こなった場合は、
第８図ｂのように位相ゲート信号Ｇ２が位相ゲート信号
Ｇ，の立下り（走査カウンタ１の−４の時点）で立上る
が、次の瞬間に位相判定信号によって走査カウンタ１が
クリアされるので、この時点で立下つてしまう。このた
め引続き位相ゲート信号Ｇ３が立上ることになり、次の
走査ラインでは第２図ｂのように位相ゲートＧ２で同期
がとられるようになる。また位相ゲート信号Ｇ３に対応
するカウンタ８が最初にＮになった場合は、第８図ｃの
ように位相ゲート信号Ｇ３は立上つてから４クロツク分
で立下るが、この時点で走査カウンタ１がクリアされる
ため、次のカウント０の時点で再び立上るようになる。

したがって１走査ライン後は第２図ｃのように位相ゲー
ト信号Ｇ２で同期がとられるようになる。つまり第７図
ｂ，ｃの場合はそれぞれ１ゲート信号期間分だけ左、右
に移って１走査ライン後に正常の同期状態に戻る。第９
図は本発明の他の例を示すもので、各受信信号検出回路
３，４，５の有出力、無出力がそれぞれ一方の入力端に
加わる１対のアンド回路１３１，１３２，１４１，１４
２，１５１，１５２を設け、アンド回路１３１の出力端
はオア回路１７，１８，１９の入力端に、アンド回路１
４１の出力端はオア回路１６，１８，１９の入力端に、
アンド回路１５１の出力端はオア回路１６，１７，１９
の入力機に接続される。

また他方のアンド回路１３２，１４２，１５２の出力端
はオア回路２０の各入力端に接続される。前記各オア回
路１６，１７，１８の出力端はフリツプフロツプ回路（
以下、ＦＦという）２１，２２，２３のリセット端子に
接続され、オア回路１９の出力機は力ウンタ２４のクロ
ック端子に接続される。またオア回路２０の出力端はオ
ア回路２５の入力機に接続されると共にＦＦ２１，２２
，２３のセット端子に接続され、このＦＦ２１，２２，
２３のＱ出力端はそれぞれ対をなすアンド回路１３１，
１３２，１４１，１４２，１５１，１５２の他方の入力
端に共通に接続される。さらにオア回路２５の出力端は
カウンタ２４のクリア端子に接続され、このオア回路２
５の他方の入力端はカウンタ２４の出力端と共に走査カ
ウンターのクリア端子に接続される。このような構成に
おいて、ＦＦ２１，２２，２３はそれぞれ位相ゲート信
号Ｇ，，Ｇ２，Ｇ３に対応し、各ゲート信号 Ｇ，，Ｇ
２，Ｇ３を許可するものであり、以下第１０図のタイム
チャートを用いて動作を説明する。

各ＦＦ２１，２２，２３は電源投入時等の初期設定入力
または許可されたゲートタイミング内に受信信号がない
場合に同時にセットされる。先ず初期状態では第１０図
ａのように全てのＦＦ２１，２２，２３がセットされて
おり、全ゲートタイミングが許可された状態にある。こ
こでたとえば受信信号が仮に位相ゲート信号Ｇ２の期間
内にあったとすると、アンド回路１４１に出力が生じ、
これがオア回路１６，１８を介してＦＦ２１，２３のリ
セット端子に加わり、このＦＦ２１，２３をリセットす
る。これにより位相ゲート信号Ｇ２の期間内の受信信号
のみが通過制御され、他の位相ゲート信号Ｇ，，Ｇ３の
ものは禁止される。また同時にアンド回路１４１の出力
はオア回路１９を介してカウンタ２４のクロック端子に
加わり、カウンタ２４は０から１にアップする。この状
態でさらに次の走査ラインの時にも同じ位相ゲート信号
Ｇ２の期間内に受信信号があるときは、これがアンド回
路１４１で通過制御され、第１０図ｂのように、やはり
ＦＦ２２はセット状態を続け、他のＦＦ２１，２３はリ
セット状態を続け、カウンタ２４の計数値は２になる。
なおこのとき、他の位相ゲート信号Ｇ，，Ｇ３の期間内
にノイズ等の受信信号が存在していても、ＦＦ２１，２
３がリセットされているので、影響はない。この状態が
さらに連続して、カウンタ２４の値がＮになると、同一
位相ゲート信号（ここではＧ２）の期間に受信信号が連
続してＮラインが存在したことになり、カウンタ２４に
出力が生じ、走査カウンタ１がクリアされ、そのタイミ
ングで同期がとられる。また前走査ラインで位相ゲート
信号Ｇ２の期間に受信信号があって、その次の走査ライ
ンでその期間に受信信号がないときは、ＦＦ２２のみが
セットされているので受信信号検出回路４からアンド回
路１４２を介して無信号２が出力される。

これがオア回路２０を介して各ＦＦ２１，２２，２３の
セット端子に加わり、この全てのＦＦ２１，２２，２３
をセットし、同時にオア回路２０の出力はオア回路２５
を介してカウンタ２４のクリア端子に加わり、これをク
リアする。つまり同一位相ゲート信号の期間内に連続し
て受信信号が存在しないときは、ノイズとみなし、第９
図ｃのように全てのＦＦ１６，１７，１８をセットし、
カウンタ２４をクリアし、初期状態に戻す。このように
同一の位相ゲート信号期間にあらかじめ定めた数ライン
に連続して受信信号があった時はじめてこれを位相信号
とみなして同期をとり、連続しない場合はノイズとみな
し動作を初期状態に戻すように動作する。

尚上記の例では位相ゲート信号Ｇ２を例にとり、これに
対応する部分の動作を説明したが、他のアンド回路１３
１，１３２，１５１，１５２の動作も同様である。

この第９図に示した実施例によれば、第３図のものに比
しカウンタの数が少なくて済み、Ｎの値が大きい場合や
、位相ゲート期間の数が多い場合に有利である。

以上のように本発明では連続した複数の位相ゲート期間
を設定し、各走査ライン毎にどの位相ゲート期間に受信
信号が存在するかを検出し、最も多くの走査ラインにわ
たって検出出力が得られた位相ゲート期間の受信信号を
位相信号と判定し、同期をとる。

一般にファクシミリにおけるノイズは同一位相ゲート期
間内に複数走査ラインにわたって連続して存在するのは
、そのゲート信号の幅にもよるが数ライン以下であり、
一方正規の位相信号は位相ゲート期間と送受信機の水晶
発振器の精度にもよるが数１００ラインは同一位相ゲー
ト期間内に存在する。したがって上記の如き検出手段を
用いれば、判定ライン数の選定のしかたによつて、ノイ
ズと位相信号との誤判別は全くと言えるほどになくなる
。また複数の位相ゲート期間毎にこのような位相信号判
定を行ない複数の位相ゲート期間を比較するので、たと
え位相信号が１つの位相ゲート期間から外れても必ず他
の位相ゲート期間内にあり、位相信号を見失うことがな
く、すぐに同期ズレを回復し、同期状態を保持し続ける
ことができる。また位相信号幅が狭いとき、この位相信
号自体が／イズの影響でなくなってしまうこともあるが
、位相信号判定の条件として最も多く受信信号が存在し
た位相ゲ−ト期間内の受信信号をとると言う手段を用い
ることにより効果的に判定することができる。

実施例では３つの位相ゲート信号を設定したがこれに限
定されることはない。

【図面の簡単な説明】

第１図は従来の位相同期方式を説明するためのタイムチ
ャート、第２図は本発明によるファクシミリ受信機の位
相同期方式を説明するためのタイムチャート、第３図は
本発明方式を適用した位相同期装置の一実施例を示す構
成図、第４図は第３図中の位相制御回路の具体例を示す
構成図、第５図は第３図中の受信信号検出回路の具体例
を示す構成図、第６図は第４図の位相制御回路のタイム
チャート、第７図は第５図に示した受信信号検出回路の
タイムチャート、第８図ａ，ｂ，ｃは第３図の位相同期
装置のタイムチャート、第９図は本発明方式を適用した
位相同期装置の他の例を示す構成図、第１０図ａ，ｂ，
ｃは第８図に示した位相同期装置のタイムチャートであ
る。 １…走査カウンタ、２・・・位相ゲート制御回路、３，
４，５・・・受信信号検出回路、６，７，８…Ｎ進カウ
ンタ、９，１０，１１・・・オア回路、２１…デコータ
、２２，２３，２４…Ｄフリツプフロツプ回路、３１・
・・Ｄフリツプフロツプ回路、３２・・・無信号検出回
路、３３・・・ィンバータ、３４・・・ノア回路、３７
・・・アンド回路、１３１，１３２，１４１，１４２，
１５１，１６２・・・アンド回路、１６，１７，１８，
１９，２０…オア回路、２１，２２，２３・・・フリツ
プフロツプ回路、２４・・・カウンタ、２５・・・オア
回路。 第１図 第２図 第３図 第４図 第５図 第６図 第７図 図 〇 斑 図 〇 船 第１０図

Claims (1)

1. 【特許請求の範囲】 １ 位相ゲート期間内の受信信号を検出し、その検出出
   力にしたがつて位相同期をとるものにおいて、互いに接
   する複数の位相ゲート期間を設定し１ライン毎にそれぞ
   れ位相ゲート期間内の受信信号の有無を検出する手段と
   、この検出手段の出力に基づいて前回の位相同期後に各
   ラインにわたつて連続若しくは断続する受信信号有りの
   数が予め定めた数Ｎ（Ｎ≧２）に最も早く達した位相ゲ
   ート期間を検知して当該位相ゲート期間内に位相信号が
   ある旨の位相判定信号を出力する判定手段と、この判定
   手段で得られた位相判定信号にしたがつて当該位相ゲー
   ト期間で改めて同期をとる手段とを具備したことを特徴
   とするフアクシミリ受信機の位相同期方式。 ２ 前記判定手段は、前記検出手段からの各位相ゲート
   期間についての受信信号有り出力の数をそれぞれ計数す
   る複数のＮ進カウンタを備え、このうち最も早く出力を
   生じたカウンタの当該出力を前記判定信号とするととも
   にこの信号によりすべてのカウンタをクリアするように
   したことを特徴とする特許請求の範囲第１項記載のフア
   クシミリ受信機の位相同期方式。 ３ 前記各カウンタは対応するそれぞれの位相ゲート期
   間についての受信信号無出力によつてもクリアするよう
   にしたことを特徴とする特許請求の範囲第２項記載のフ
   アクシミリ受信機の位相同期方式。 ４ 前記判定手段は複数の位相ゲート期間に対応する数
   のフリツプフロツプ回路と、各フリツプフロツプ回路の
   出力によつて対応する各位相ゲート期間についての受信
   信号有り出力および無出力をそれぞれ通過制御する各１
   対のアンド回路と、１個のＮ進カウンタとを備え、各フ
   リツプフロツプ回路は初期設定入力若しくはいずれか１
   のアンド回路を介して得られる受信信号無出力によつて
   セツトされ、かつ対応しない他のアンド回路を介して得
   られる受信信号有り出力によつてリセツトされ、Ｎ進カ
   ウンタはいずれか１のアンド回路を介して得られる受信
   信号無出力若しくは自己の計数出力によつてクリアされ
   るように構成し、このＮ進カウンタの係数出力を前記位
   相判定信号とすることを特徴とする特許請求の範囲第１
   項記載のフアクシミリ受信機の位相同期方式。