JPS60237556A - デ−タ転送制御方式 - Google Patents

デ−タ転送制御方式

Info

Publication number
JPS60237556A
JPS60237556A JP59092194A JP9219484A JPS60237556A JP S60237556 A JPS60237556 A JP S60237556A JP 59092194 A JP59092194 A JP 59092194A JP 9219484 A JP9219484 A JP 9219484A JP S60237556 A JPS60237556 A JP S60237556A
Authority
JP
Japan
Prior art keywords
input
data
channel device
command
processing device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59092194A
Other languages
English (en)
Inventor
Yoshio Sato
佐藤 佳生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Fuji Facom Corp
Original Assignee
Fujitsu Ltd
Fuji Facom Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Fuji Facom Corp filed Critical Fujitsu Ltd
Priority to JP59092194A priority Critical patent/JPS60237556A/ja
Publication of JPS60237556A publication Critical patent/JPS60237556A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10Program control for peripheral devices
    • G06F13/12Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/122Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (a) 発明の技術分野 本発明は、データ入力装置と処理装置とが回線で結ばれ
たシステムにおけるデータ転送制御方式缶)従来技術と
問題点 図形等を入力するタブレット装置が通信回線を介して処
理装置に結ばれ、図形等のデータがセンタで処理される
ケースが多くなっている。このようなシステム構成にお
いては、通常、処理装置と通信回線との間には、受信用
の回線バッファが設けられ、タブレット装置からのデー
タは、この回線バッファに蓄えられたのち、処理用デー
タ領域(主記憶装置)へ転送されるが、この転送制御は
チャネル装置によって行われる。すなわち処理装置から
チャネル装置に対する読出指令により、データの転送制
御が行われ、才だ処理装置からタブレット装置に対し入
力要求指令を発することにより、タブレット装置から入
力データ(図形等の座標データ他)の送出が行われる。
このようなシステムにおいて、従来方式では、処理装置
がチャネル装置に対し、タブレット装置への入力要求指
令を発したのち夕待ち状態とし、その後に読取指釈換・
1 言すれば回線バッファ内の受信データの処理用データ領
域への転送指令)を発していたので、回線バッファから
処理用データ領域へのデータ転送の際、データの転送洩
れを生ずる欠点があった。
(c) 発明の目的 本発明は上記の欠点を解決するためになされたもので、
データの転送制御を容易とするデータ転送制御方式の提
供を目的とする。
(d) 発明の構成 本発明は、処理装置に結ばれたチャネル装置と、入力装
置とが回線で結ばれ、処理装置からの入力要求に応じて
入力装置からの入力データが所定単位で処理装置へ送出
されるシステムにおいて、前記チャネル装置を介して前
記入力装置に入力データの送出を要求する入力要求命令
及び前記チャネル装置に対し前記入力データの転送を要
求する読取命令を発する手段孝を前記処理装置に設け、
前記処理装置は前記読取命令に引続いて前記入力要求命
令を前記チャネル装置に発し、該チャネル装置は、前記
入力要求命令に基いて前記入力装置に入力データの送出
を要求し、且つ該送出されてきた入力データを前記読取
命令に基いて前記処理装置へ転送せしめることを特徴と
するデータ転送制御方式である。以上のように本発明は
、入力装置からデータ読取の際、チャネル装置に対し、
応用プログラムの実行により、先ず読取コマンドを発し
たのち、直ちに入力要求コマンドを発せしめ、然るのに
待ち(WA I T )状態に入らせることにより、入
力装置からのデータ転送洩れの防止を図ったものである
(e) 発明の実施例 以下、本発明を図面によって説明する。図面は本発明の
一実施例を説明するブロック図である。
図面におけるタブレット装置lは、通信回線2によって
チャネル装置3に結ばれている。タブレット装置1はチ
ャネル装置3から入力要求コマンド1/を受ける毎に所
定単位のデータD(7バイト)を送出する。このデータ
Dはスタイラス4をタブレット5に触れることによりレ
ジスタ6にセット転送要求は、アプリケージ1ンプログ
ラム8の実行により行われるが、先ず読取指令Rが、チ
ャネル装置3へ送られる。これを受けたチャネル装置3
0制御部9は、カウンタ10を稼動可能な状態(スタン
バイ)とする。次に処理装置7から入力要求指令Iが発
せられるとチャネル装置3は、3バイトのデータからな
る入力要求コiンドエ′を、送受信部11からタブレッ
ト装置1へと送出する。
これを受けたタブレット装置10制御部12は、レジス
タ6内の入力データD(7バイト)を送受信部13へ送
る。送受信部13は、この入力データDを直列データに
変換したのち、これを通信回il!2へ送出する。チャ
ネル装置3において、送受信部11で受信された入力デ
ータDは、変換部14によって直列データに変換された
のち、バッファ15に格納される。バッファ15は容量
1バイトのバッファであり、従りて入力データDはバイ
ト単位で、処理装置7側のメモリ16のデータ領域17
へ転送される。チャネル装置3のカウンタ10は7進の
カウンタであり、入力データDの受信、すなわち7バイ
トのデータの受信を計数すると、終了信号eを制御部9
へ通知する。これに伴い制御部9は、入力終了情報Eを
処理装置7へ通知する。なおメモリ16のアプリケ−シ
ーンプルグラム8内のWlは入力要求指令Iに対するW
AITマクロ命令であり、またwmは読取指令Rに対す
るWA I T ffクロ命令である。従来方法では、
処理装置7からチャネル装置3に対し、入力要求指令I
を発したのち、WAITマクロ命令W!によりて待ち状
態とし、次に読取指令Rを発してWA I Tマクp命
令WRによりて待ち状態とする方法が採られていた。こ
の従来方法では、入力要求命令工によ、る入力要求コマ
ンドl′により、直ちにタブレット装置1から入力デー
タDが送出されてくるので、次憂こ読取指令Rによりチ
ャネル装置3がバッファ15内のデータの転送を開始し
ようとする時点では、バッファ15内に格納済みのデー
タが後続のデータにより更新されて消滅してし才う欠点
かあリ、本発明はこれを解決したものである。
(f) 発明の効果 以上のように本発明は、タブレット装置と処理装置とが
回線で結ばれたシステムにおけるデータ入力を確実とじ
つる利点を有する。
【図面の簡単な説明】
図面は本発明の一実施例を説明するブロック図であり、
図中に用いた符号は次の通りである。 1はタブレット装置、2は通信回線、3はチャネル装置
、4はスタイラス、5はタブレット、6はレジスタ、7
は処理装置、8はアプリケージ。 ンプログラム、9.12は制御部、10はカウンタ(7
進)、11.13は送受信部、14は変換部。 15はバッファ、16はメモリ、17はデータ領域、D
は入力データ、Eは終了情報、Iは入力要求指令、工′
は入力要求コマンド、Rは読取指令。 wx、wRはWAITマクロ命令、 eは終了信号を示
す。

Claims (1)

    【特許請求の範囲】
  1. 処理装置に結ばれたチャネル装置と、入力装置とが回線
    で結ばれ、処理装置からの入力要求に応じて、入力装置
    からの入力データが所定単位で処理装置へ送出されるシ
    ステムにおいて、前記チャネル装置を介して前記入力装
    置に対し入力データの送出を要求する入力要求命令及び
    前記チャネル装置に対し前記入力データの転送を要求す
    る読取命令を発する手段を前記処理装置に設け、前記処
    理装置は前記読取命令に引続いて前記入力要求命令を前
    記チャネル装置に発し、該チャネル装置は、前記入力要
    求命令に基いて前記入力装置に入力データの送出を要求
    し、且つ咳送出されてきた入力データを前記読取命令に
    基いて前記処理装置へ転送せしめることを特徴とするデ
    ータ転送制御方式。
JP59092194A 1984-05-09 1984-05-09 デ−タ転送制御方式 Pending JPS60237556A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59092194A JPS60237556A (ja) 1984-05-09 1984-05-09 デ−タ転送制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59092194A JPS60237556A (ja) 1984-05-09 1984-05-09 デ−タ転送制御方式

Publications (1)

Publication Number Publication Date
JPS60237556A true JPS60237556A (ja) 1985-11-26

Family

ID=14047633

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59092194A Pending JPS60237556A (ja) 1984-05-09 1984-05-09 デ−タ転送制御方式

Country Status (1)

Country Link
JP (1) JPS60237556A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55121520A (en) * 1979-03-12 1980-09-18 Hitachi Ltd Input-output control system
JPS56168254A (en) * 1980-05-29 1981-12-24 Fujitsu Ltd Advance control system for input/output control unit
JPS5730014A (en) * 1980-07-30 1982-02-18 Fujitsu Ltd Input and output system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55121520A (en) * 1979-03-12 1980-09-18 Hitachi Ltd Input-output control system
JPS56168254A (en) * 1980-05-29 1981-12-24 Fujitsu Ltd Advance control system for input/output control unit
JPS5730014A (en) * 1980-07-30 1982-02-18 Fujitsu Ltd Input and output system

Similar Documents

Publication Publication Date Title
JPS60237556A (ja) デ−タ転送制御方式
JPS6240751B2 (ja)
JPS636893B2 (ja)
JP2616010B2 (ja) パケットネットワーク
JPH0511341B2 (ja)
JPS61260350A (ja) 並列処理制御方式
JPS61294506A (ja) プログラマブル・コントロ−ラにおける高速pio伝送方法
JP2564499B2 (ja) 送信データのフロー制御方法
JPH0470951A (ja) Cpu間通信方法及びcpu間通信回路
JPH0199146A (ja) 異機種計算機間通信の送信権制御方式
JPH0581167A (ja) データ伝送処理装置
JPH0458694A (ja) プラント監視装置
JPS59119428A (ja) デ−タ転送システム
JPS6360939B2 (ja)
JPS62165452A (ja) デ−タ転送アダプタ
JPH01174042A (ja) 回線制御方式
JPS6249742A (ja) デ−タ送受信方式
JPH03288953A (ja) データ転送装置
JPS62190957A (ja) デ−タ送受信器
JPS6029987B2 (ja) デ−タ転送制御方式
JPH02202750A (ja) 装置間通信制御装置
JPH04295952A (ja) マルチプロセッサシステムにおけるメッセージ通信装置
JPH04238566A (ja) マルチプロセッサ間バス通信方式
JPS62262541A (ja) 共有メモリアクセス排他制御方式
JPH06149725A (ja) プロセッサ応用装置