JPS60240174A - 光結合半導体装置 - Google Patents

光結合半導体装置

Info

Publication number
JPS60240174A
JPS60240174A JP59098028A JP9802884A JPS60240174A JP S60240174 A JPS60240174 A JP S60240174A JP 59098028 A JP59098028 A JP 59098028A JP 9802884 A JP9802884 A JP 9802884A JP S60240174 A JPS60240174 A JP S60240174A
Authority
JP
Japan
Prior art keywords
photodiode
type region
type
region
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59098028A
Other languages
English (en)
Other versions
JPH0481872B2 (ja
Inventor
Toshibumi Yoshikawa
俊文 吉川
Masaru Kubo
勝 久保
Atsushi Kagisawa
篤 鍵沢
Nobuhiro Nishimoto
宜弘 西本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP59098028A priority Critical patent/JPS60240174A/ja
Publication of JPS60240174A publication Critical patent/JPS60240174A/ja
Publication of JPH0481872B2 publication Critical patent/JPH0481872B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10Integrated devices
    • H10F39/103Integrated devices the at least one element covered by H10F30/00 having potential barriers, e.g. integrated devices comprising photodiodes or phototransistors

Landscapes

  • Light Receiving Elements (AREA)
  • Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、ホトカプラに適した受光素子であるホトダイ
オードを備えた半導体装置及びホトダイオードとバイポ
ーラICを1チツプ化した半導体装置に関する。
(従来技術) ホトカプラは、発光素子と受光素子とを外光を遮断した
ーっのパッケージ内に組み合わせ、光を媒体として信号
の伝達を行う素子である。出力側が入力側と電気的に絶
縁されていることが、一つの特徴である。
第3図は、発光素子としての発光ダイオード1と受光素
子2とが組み合わされたホトカプラ3を利用したスイッ
チング回路の一例を示す。発光ダイオード1の発光は、
発光ダイオード1に加えらられる電圧V1により制御さ
れ、他方、受光素子2は、発光ダイオード1の放射する
光を受光すると導通状態又は遮断状態になり、抵抗R5
を介して、電圧■。に変換する。
一般に、ホトカプラは、第4図に示すように、発光素子
11.受光素子12をそれぞれフレーム13.14に支
持し、両者の間を透明樹脂15、その外を不透明樹脂1
6にてモールドしてν・る。
また、発光素子・受光素子間に透明フィルム、ガラス等
を入れ、電気的に分離した方式もある。
受光素子は、装置の小型化と高信頼化の要請から、ホト
ダイオードと、これに接続する信号処理用のバイポーラ
ICとを組み合わせて一体化されている。一体化した受
光素子の一例を第5図に示す。この素子は、ホトダイオ
ード部とバイポーラIC部とからなる。ここで、バイポ
ーラIC部としては、トランジスタのみを示す。P型基
板21に、N++込層22,22.・・・を形成し、次
にN型エピタキシャル層23; 24,24.・・・と
P+型分離領域25,25.・・・とを形成する。次に
、ホトダイオード部には、P+型領域26を形成する。
1<イボ−91C部のトランジスタには、P+型領域(
ベース)27.27+・・・を形成する。さらに、N+
型領領域エミッタ)2,8,28.・・・をP+型領域
(ベース)27,27.・・・内に形成し、同時に、N
型エピタキシャル層24,24.・・・にもN+型領領
域:7レクタ)29,29.・・・を形成する。さらに
、同時に、ホトダイオード部のN型エピタキシャル層2
4にもN+型領領域30形成する。次に、表面にSiO
2保護膜31を形成する。なお、図示しないが、Al配
線を行なう。
ところで、一般に、発光素子と受光素子との間隔は、0
.1〜1.0齢程度である。この結果、発光素子と受光
素子とは、容量CGL=。、により電磁結合(主に静電
結合)されている。
したがって、ホトカプラの発光素子と受光素子間に、急
峻なパルス電圧■が印加されると、変位電流iD(”C
に1.−□p X dV/dt )がホトダイオード、
バイポーラIC部、配線部等にとびこみ、増幅される。
このため、受光素子が誤動作することがある。
(発明の目的) 本発明の目的は、ホトダイオードを含む、または、ホト
ダイオードとバイポーラICとを一体化した受光素子を
用いたホトカプラにおいて、発光素子と受光素子との間
の静電結合の影響による誤動作を防止できる構造を有す
る半導体装置を提供することである。
(発明の構成) 本発明に係るホトダイオードを備えた半導体装置は、ホ
トダイオードのP+型領域とN型領域のうちのP+型領
域表層部の大部分にさらにN+型領領域形成したことを
特徴とする。
さらに、イオン注入により上記のP1駆領域またはN+
型領領域不純物濃度が低く且つキャリアの緩和時間を短
かく形成されることを特徴とする。
また、本発明に係るホトダイオードとホトダイオードか
らの信号を処理する信号処理回路とを有する半導体装置
は、半導体装置の表面がホトダイオードの受光部を除い
て、多層配線技術による金属層で被覆されることを特徴
とする。
(作用および効果) 本発明に係るホトダイオードを備えた半導体装置におい
ては、ホトダイオード部の表層部の大部分に形成した半
導体層を定電位に接続することにより、静電シールドが
可能になる。
また、不純物濃度が低く、接合容量が小さく形成される
ことにより、ホトダイオードの応答速度を従来の構造の
ホトダイオードの応答速度と同程度にでトる。
また、本発明に係る半導体装置は、ホトダイオードの受
光部以外を多層配線技術を用いた金属層を定電位に接続
することにより、静電シールドが可能になる。
(実施例) 第1図は、本発明による実施例を示す図式的な断面図で
ある。ここで、参照番号21〜31は、第5図に示した
従来例と同じものを指す。上記の誤動作を防止するため
に、バイポーラIC部に対しては、5in2膜31と図
示していないAl配線との上に、ポリイミド系樹脂32
を被覆し、このAl配線を絶縁する。ポリイミド系樹脂
の化1月こ、5i02等を用いてもよい。次に、その上
に、第2のAl電極33を形成し、その電位をGND又
は定電位に固定する。その結果、第2のAI電極33の
下のIC部は、ホトダイオードに対してシールドされる
。この場合、第2のAi電極33を浮かせても効果があ
る。また、この第2のA、(電極33は、その下のIC
部を光に対して遮蔽する効果も有する。
一方、ホトダイオード部については、第5図においてホ
トダイオードのP+型領域26へとびこむ変位電流を低
減させる必要がある。なぜなら、N+型領領域30、■
 又は定電位に接続されC ているのに対し、P+型領域26は、IC部の増幅部に
接続されているからである。そこで、第2図により詳し
く示すように、N++層34.35の領域を広げ、P”
型領域26の表面を必要な部分を除きN++層34.3
5で覆う方式を用いる。ここで、N+型抵拡散層343
5は、通常、バイポーラIC部のエミッタ領域28.2
8.・・・と同時に形成する。この結果、N++層34
.35はV。。
または定電位に接続されるので、ホトダイオード部も、
N++層34.35で静電シールドされることになる。
ところで、以上に説明した本発明に係るホトダイオード
(以下、シールド型とよぷ・)においては、P+型領域
26とN+型領領域34を拡散法で形成すると、同じく
拡散法で形成した従来のホトダイオード(以下、従来型
とよよ)と比べて、容量が天外くなり応答速度がかなり
遅くなる。そこで、本実施例においては、イオン注入法
を用いて、P+型領域26を形成する。
イオン注入法の特長は、低濃度ドーピングを精度よく均
一に行えることであり、また、不純物ドーピングの位置
を制御できることである。このイオン注入工程は、分離
拡散工程における表面への不純物の拡散(デポジション
)の直後でも、または、内部への拡散(ドライブイン)
の途中でも、または、P+型領域(ベース)26のデポ
ジションの後でもよい。接合の深さは、注入の時期によ
り変化でき、また、注入条件によっても多少は変化でき
る。また、表面不純物濃度(P+型領域の不純物濃度)
は、注入量により変化できる。ホトダイオードの応答速
度’PDは、ホトダイオードの容量C1,。
等価負荷抵抗RL(すなわち、ホトダイオード側からみ
だバイポーラICの抵抗)及び緩和時間Lre (少数
キャリアの拡散時間等)により決定される。
tPD:CPDxRL+1re・(1)ホトダイオード
の応答速度tPDを決める要素のうち、容量CPDと緩
和時間treとは、PN接合の構造を工夫することによ
り小さくできる。
はじめに、イオン注入による容量CPDの減少を説明す
る。従来型のホトダイオードにおいて、いま、N型エピ
タキシャル層23の比抵抗を1Ω・cmとし、ホトダイ
オードへの逆バイアス電圧を1■とする。従来の通常の
拡散法において、P+型領域26の表面不純物濃度は5
X1016am−3、接合の深さX、が1.5μmの場
合、接合容量の周知の公式より、容量CPDは、1.6
X10”pF 70m2である。
一方、シールド型のホトダイオードにおいては、通常の
拡散法を用いると、トでめたN型層2″AとP+型領域
26との接合における容量(coBとよよ)の池に、P
+型領域26とN+型領領域34の接合にも、容量CE
Bが生じる。N+型領領域34表面不純物濃度を5X1
020cm−3とし、P+型領域26の不純物濃度を均
一1ご5 XIO” cm−”であると仮定すると、接
合の深さが1.0μmの場合、容量CEBは、8 X 
10 ’ l)F/(!l112である。
したがって、拡散法によるシールド型のホトダイオード
の容量CPDは、両者の和で9.6pF/cm’である
いま、ホトダイオード”のP+型領域26をイオン注入
で形成する場合を考える。P+型領域26の表面不純物
濃度か1×101′cm−3、且つ、接合の深さが5μ
II+の場合、接合容量cCBIは、8.0XIO’ 
pF/c+++2となる。N+型領領域34通常の拡散
法で形成すると、N+型領領域34表面不純物濃度が5
X1020cm−3であり、P+型領域26の不純物濃
度が均一に5 XIO16am””とすると、N+型領
領域34P+型領域26との接合容量CElllは、接
合の深さが1.0μmの場合、C0X10’pF/cm
2となる。したかって、CPD ” CCBI +CE
IBI = 4.8 X 10 ’ pF/cm” 。
さらに、N+型領領域34イオン注入により形成する場
合を考える。この場合、イオン注入は、ベース工程のデ
ポジションの後、ベース工程のドライブの途中、エミッ
タ工程のデポジションの後、ドライブ工程の途中、又は
、ドライブ工程の後で実施してもよい。N+型領領域3
4表面不純物濃度が5×1018C111−3であり、
P+型領域26の不純物濃度が均一に3X1016cm
−3であり、接合の深さが2.0μMの場合、接合容量
CEIBIは、2.2X104pF/cm”である。し
たがって、CPD ” CCB1 +CEBI = 3.OXI (1’ pF/cm’ 。
このように、本発明に係るシールド型ホトダイオードを
二重イオン注入で形成すると、容量低減に大きな効果が
ある。なお、以上の数値は、単なる一例であり、さらに
容量を低減することもできる。
次に、イオン注入法による緩和時間t の減少e について述べる。ホトダイオードの部分拡大図(第2図
)に示すように、空乏層41.42は、PN境界面43
.44の両側に広がる。空乏層41゜42の幅は、PN
接合43.44への印加電圧により変化する。いま、光
の吸収によl)A点1こで、正孔・電子対(○と・)が
発生した場合を考える。
N型層23においては少数キャリアである正孔は、P壁
領域26に向って拡散して移動する。この正孔の拡散に
よる移動時間Ldirは、A点がら空乏層41までの距
離りの二乗に比例する。
Lc+;r oCL’、 (2> さらに、正札は、空乏層41内を内部電界により移動し
通りぬける。この空乏層41内の移動時間をしdrとす
ると、緩和時間Ereは、2つの移動時間の和として表
わせる。
t =td、r+td、、 (3) e 一般に、Edil” tdrであるので、E、e;td
lf、(4) イオン注入法を用いると、PN接合の深さX・をノ 深くできるので、N型層23の厚さが一定であると1−
を短かくでトる。したがって、従来の拡散法によるP壁
領域26の形成に比べて、緩和時間t を短かくでとる
e −例として、N型層23の厚みが12μmの場合を考え
る。(N型層23の厚みは、ICの耐圧等により決定さ
れる。)従来の拡散法の場合、N+型領領域34深さX
、が1μmであると、空乏層41の幅を無視して、 L = (12−1)2B =121B、(5)e 一方、イオン注入法の場合、N+型領領域34深さX、
が5μmであるとすると、空乏層41の幅を無視して、 t =(12−5)2B=49B、 (6)e ここに、Bは定数である。したがって、緩和時間t は
、イオン注入法1こおいて、約2.5倍短かく1e できる。なお、(5)、(6)式の値は、概算値である
以上の考え方は、P4型領域26内の緩和時間35を作
ることにより、P4型領域26内で発生した少数キャリ
アは、N+型領領域2334.35の両方に移動でき、
緩和時間を低減できる。さらに、この効果により、ホト
ダイオードの光感度の向上もはかれる。
ホトダイオードの応答時間tPDは、(1)式に示すよ
うに、容量に比例する項と緩和時間L どのe 和で表わされる。したがって、この項の重みを考慮し、
イオン注入量と注入条件を最適に選ぶことにより、ホト
ダイオードの応答時間tPDを短縮できる。これにより
、ホトダイオードとバイポーラICとを一体化した光電
変換素子において、応答を高速化できる。
なお、以上の考え方は、ホトダイオード単独にも適用で
きる。
【図面の簡単な説明】 第1図は、本発明による実施例の図式的な部分断面図で
ある。 第2図は、第1図の部分拡大断面図である。 第3図は、ホトカプラの入出力を示す回路図である。 第4図は、ホトカプラの図式的断面図である。 第5図は、従来のホトダイオードとバイポーラIC部と
を一体化した半導体装置の図式的な部分断面図である。 1・・・発光ダイオード、2・・・受光素子、3・・・
ホトカプラ、 11・・・発光ダイオード、12・・・
受光素子、 13.1.4・・・フレーム、15・・・
透明樹脂、 16・・・不透明樹脂、21・・・P型基
板、22,22.・・・・・・N+埋込層、23; 2
4.24.・・・・・・N型エピタキシャル層、25 
、25.、・・・・・・P型分離領域、26; 27,
27.・・・・・・P壁領域、28.28,29,29
.30・・・N型領域、31・・・5in2保護膜、 32・・・ポリイミド系樹脂、 33・・・Aj2電極、 41.42・・・空乏層、43.44・・・PN境界面
。 特許出願人 シャープ株式会社 代 理 人 弁理士 青白 葆ほか2名第1図 バイポーラIC部 第1ドタ゛イオード変p パイ木−
ラICl15第2図 1 P 手続補正書(自発) 1事件の表示 昭和59年特許願第 98028 号 2、発明の名称 半導体装置 3補正をする者 事件との関係 特許出願人 住所 大阪府大阪市阿倍野区長池町22番22号名称 
(504) シャープ株式会社 代表者 佐 伯 旭 4代理人 5補f、s、e/l、b討(自発補正)7、補正の内容 明細書中、次の個所を訂正します。 発明の詳細な説明の欄 (1)第9頁第17行目 r I 、6 X 10 ”pF/cm’ Jとあるを
、r l 、6 x 10’pF/cm” Jと訂正し
ます。 (2)第10頁第9行目 r 9 、6 pF/cm” jとあるを、「9.6 
x 10’pF/cm’ Jと訂正します。 以 上

Claims (1)

  1. 【特許請求の範囲】 (1)ホトダイオードを備えた半導体装置においで、 ホトダイオードのP+型領域とN型領域のうちのP+型
    領域表層部の大部分にさらにN+型領領域形成したこと
    を特徴とする半導体装置。 (2、特許請求の範囲第1項に記載された半導体装置に
    おいて、 イオン注入により上記のP型頭域またはN型領域の不純
    物濃度が低く且つキャリアの緩和時間を短かく形成され
    ることを特徴とする半導体装置。 (3)ホトダイオードとホトダイオードからの信号を処
    理する信号処理回路とを有する半導体装置において、 半導体装置の表面がホトダイオードの受光部を除いて、
    金属層で被覆されることを特徴とする半導体装置。
JP59098028A 1984-05-15 1984-05-15 光結合半導体装置 Granted JPS60240174A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59098028A JPS60240174A (ja) 1984-05-15 1984-05-15 光結合半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59098028A JPS60240174A (ja) 1984-05-15 1984-05-15 光結合半導体装置

Publications (2)

Publication Number Publication Date
JPS60240174A true JPS60240174A (ja) 1985-11-29
JPH0481872B2 JPH0481872B2 (ja) 1992-12-25

Family

ID=14208510

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59098028A Granted JPS60240174A (ja) 1984-05-15 1984-05-15 光結合半導体装置

Country Status (1)

Country Link
JP (1) JPS60240174A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04303973A (ja) * 1991-04-01 1992-10-27 Nec Corp ソリッドステートリレー用受光素子
US5382824A (en) * 1992-07-16 1995-01-17 Landis & Gyr Business Support Ag Integrated circuit with an integrated color-selective photo diode and an amplifier following the photo-diode

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50125692A (ja) * 1974-03-20 1975-10-02
JPS519590A (ja) * 1974-07-12 1976-01-26 Mitsubishi Electric Corp
JPS5819030A (ja) * 1981-07-27 1983-02-03 Toshiba Corp 光結合半導体装置
JPS6329427A (ja) * 1986-07-22 1988-02-08 松下電工株式会社 タイムスイツチ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50125692A (ja) * 1974-03-20 1975-10-02
JPS519590A (ja) * 1974-07-12 1976-01-26 Mitsubishi Electric Corp
JPS5819030A (ja) * 1981-07-27 1983-02-03 Toshiba Corp 光結合半導体装置
JPS6329427A (ja) * 1986-07-22 1988-02-08 松下電工株式会社 タイムスイツチ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04303973A (ja) * 1991-04-01 1992-10-27 Nec Corp ソリッドステートリレー用受光素子
US5382824A (en) * 1992-07-16 1995-01-17 Landis & Gyr Business Support Ag Integrated circuit with an integrated color-selective photo diode and an amplifier following the photo-diode

Also Published As

Publication number Publication date
JPH0481872B2 (ja) 1992-12-25

Similar Documents

Publication Publication Date Title
JP3313431B2 (ja) モノリシック単方向保護ダイオード
US3925801A (en) Photon isolator with improved photodetector transistor stage
Yamamoto et al. Si-OEIC with a built-in PIN-photodiode
JP3352349B2 (ja) 双方向サイリスタ素子
US4647956A (en) Back biased CMOS device with means for eliminating latchup
JPS61154063A (ja) 光半導体装置およびその製造方法
US4318115A (en) Dual junction photoelectric semiconductor device
US4651180A (en) Semiconductor photoelectric transducer
JPH01102954A (ja) 半導体装置の入力保護回路
US6864555B2 (en) Photo detector methods to reduce the disabling effects of displacement current in opto-couplers
JPS60240174A (ja) 光結合半導体装置
KR102587737B1 (ko) Esd 보호 반도체 광전자 증배관
US5598023A (en) Photoelectric converting apparatus
JPS5912034B2 (ja) 受光半導体装置
JPH02238664A (ja) 回路内蔵受光素子
JP2670634B2 (ja) 回路内蔵受光素子
JPH02142181A (ja) 回路内蔵受光素子
JP2916042B2 (ja) 回路内蔵受光素子
JPH0730143A (ja) 光結合半導体装置
JPH04114469A (ja) 回路内蔵受光素子
JPS6329427B2 (ja)
JP2830092B2 (ja) 半導体装置の静電保護素子
JP2649862B2 (ja) 回路内蔵受光素子の製造方法
JPS58141561A (ja) 半導体装置
JP3086514B2 (ja) 光半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees