JPS6024968B2 - タイマ装置 - Google Patents

タイマ装置

Info

Publication number
JPS6024968B2
JPS6024968B2 JP53033414A JP3341478A JPS6024968B2 JP S6024968 B2 JPS6024968 B2 JP S6024968B2 JP 53033414 A JP53033414 A JP 53033414A JP 3341478 A JP3341478 A JP 3341478A JP S6024968 B2 JPS6024968 B2 JP S6024968B2
Authority
JP
Japan
Prior art keywords
carry
counter
program
timer
timer device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP53033414A
Other languages
English (en)
Other versions
JPS54124929A (en
Inventor
忠博 和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP53033414A priority Critical patent/JPS6024968B2/ja
Publication of JPS54124929A publication Critical patent/JPS54124929A/ja
Publication of JPS6024968B2 publication Critical patent/JPS6024968B2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)
  • Electric Clocks (AREA)

Description

【発明の詳細な説明】 本発明は、ハ−ドウェアで構成されるタイマとソフトウ
ェアで実施されるタイマとを粗合せたタイマ装置に関す
るものである。
中央処理装置あるいは磁気テープ制御装置等の入出力制
御装置内では、各種のタイマが使用されている。
このタイマ装置としては、従来マイクロ・プログラム自
身でクロックを計数して、ある一定値になるとキャリー
信号を上げて外部に知らせるソフトウェアのタイマと、
マイクロ・プログラムからスタート指令のみを与えるこ
とにより、その後の処理はハードウェアによりクロック
を計数してキャリー信号が上ったことを知らせるハード
ウエアのタイマとがある。プログラムによりすべて処理
するタイマでは、クロツクをカウントして十1していき
、ブランチにより一定値に達したか否かを監視し、達し
ていない場合には元のルーチンに戻す等、種々の条件に
より各ルーチンヘブランチする動作が数多く存在する。
また、メイン・プログラムで複雑な処理を実行している
期間中にカウント動作を行わせると、プログラム上で種
々の制約がある。また、ハードウェアにより処理するタ
イマは、第1図に示すように、遅い時間を作成するため
にカウンタCTRあるいはデコ−ダを複数個組合せるの
で、かなりのハードウェア量が必要であり、タイマ装置
が大型化する。
中央処理装置あるいは入出力制御装置では、数種類のタ
イマを必要とするので、できるだけタイマ装置を小型化
し」しかも複雑なプログラム処理に対して制約を与える
ことなく、高性能なタイマ装置を得ることが望ましい。
本発明の目的は、このような要求を満足するため、ハー
ドウェアの長所とソフトウェアの長所とを取入れた小型
で高一性能、かつ本来のメイン・プログラム処理を制約
しないタイマ装置を提供することにある。本発明は、マ
イクロ・プログラムによりカウントの初期値設定および
クロックの変更をうけるカウンタ、該カウン夕のキャリ
−信号によりセットされ、マイクロ・プログラムにより
リセーントされるキャリー・レジスタおよび該キヤリー
・レジスタのセット出力をマイクロ・プログラムにより
計数するマイクロ・プログラム・カウンタを設けるタイ
マ装置であって、以下、図面により実施例を説明する。
第2図は、本発明によるタイマ装置のブロック、第3図
は第2図の動作フロー・チャートである。
第2図に示すように、本発明では、ハードウェアとして
カウンタCTRとキヤリー・レジスタCR・RGとを設
ける。
カウンタCTRは、マイクロ・プログラムにより起動と
停止の制御をうけるとともに、カウンタCTRに入力す
るクロツクCLKの周期もマイクロ・プログラムにより
変更される。マイクロ・プログラムによりカウンタCT
Rの初期値を設定して、カウント動作をスタートさせる
。カウンタCTR(例えば8ビット・カウンタ)にキャ
リーCRが出ると、次段のキャリー・レジスタCR・R
Gがセットされ、キヤ1」ー・レジスタCR・RGがセ
ット中でもカウンタCTRはカウント・アップ動作を続
ける。
キヤリー・レジス夕CR・RGがセットされると、プロ
グラムに知らせることもできる。
ハードウェアでカウント動作を行っている期間、プログ
ラムはさらに複雑な仕事を実行し、一段落したときキャ
リー・レジスタCR・RGの内容を見ればよい。
すなわち、次のキャリーCRが上るまでに、プログラム
がレジス夕CR・RGの内容を認識すれば原理的に時間
の計数が可能となる。この場合、厳密には遅れ時間が生
じるが、プログラムによるレジスタCR・RGの参照回
数を多くして、キャリーCRの上る回数をカバーすれば
補正できる。マイクロ・プログラムでレジスタCR・R
Gの内容を参照することにより、キャリ−CRの上った
回数をマイクロ・プログラム・カウンタで計数する。マ
イクロ・プログラムがレジスタCR・RGの内容を見て
、キャリーCRが上っていれば、これを認識した後、レ
ジスタCR・RGをリセットする。
第3図により、動作の流れを説明する。先ず、フリー・
ラン状態のカゥンタCTRに初期値をプリセットし(瓜
LPST)、キャリ−・レジスタCR・RGをリセット
した後、カウンタCTR を ス タ ート さ せ
る(RG RST,CTRSTA)。
他の処理を実行しながら、キヤリー・レジスタCR・R
Gの内容を見る(RG=“1”)。“1”になるまで、
これを繰返す。レジスタCR・RGの内容が“1”にな
ったら、レジスタCR・RGリセットする(RGRST
)。メモリのエリアを使用して、キャリーCRの上った
回数を計数する(i=i+1)。計数値iがある一定値
Nになるまで、動作を繰返し、Nになったときこれを読
出す。なお、プログラムでクロック・モードを変更する
場合、比較的時間の早い箇所、バラッキの少し、箇所で
は、クロックを早くし、マイクロ・プログラムは頻繁に
レジスタCR・RGを参照する。
また、ラフでよく、長時間必要な場合には、クロックも
遅くする。このよに、同一のカウンタCTRでも、クロ
ツクの間隔を変えることにより、計数時間を大幅に変更
できる。
また、時間は、初期値を変更することにより、さらに細
〈振分けることができる。
以上のように、本発明によれば、ハードウェアのタイマ
とソフトウェアのタイマとを組合せることにより、例え
ばmsのオーダまではハードウェアでカウントし、それ
以上をソフトウェアでカウントすれば、簡単な回路構成
により長時間の計数ができる。
また、プログラムで複雑な処理を実行する間にカウント
することができ、マイクロ・プログラムのカウント領域
は少くてすむから制約を受けない。さらに、タイマ装置
を小型にできるので、多種類のタイマを内蔵する処理装
置に適用すればその効果は大である。
【図面の簡単な説明】
第1図は従来のハードウェアによるタイマのブロック図
、第2図は本発明の実施例を示すタイマ装置のブロック
図、第3図は第2図の動作フロ−・チャートである。 CTR:カウンタ、CLK:クロック、INL:初期値
設定、CR:キャリー、CR・RG:キャリー・レジス
タ、RST:リセット信号、STA:スタート、PST
:プリセット。 第1図 第2図 第3図

Claims (1)

    【特許請求の範囲】
  1. 1 マイクロ・プログラムによりカウントの初期値設定
    およびクロツクの変更をうけるカウンタ、該カウンタの
    キヤリー信号によりセツトされ、マイクロ・プログラム
    によりリセツトされるキヤリー・レジスタおよび該キヤ
    リー・レジスタのセツト出力をマイクロ・プログラムに
    より計数するマイクロ・プログラム・カウンタを設けた
    ことを特徴とするタイマ装置。
JP53033414A 1978-03-22 1978-03-22 タイマ装置 Expired JPS6024968B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP53033414A JPS6024968B2 (ja) 1978-03-22 1978-03-22 タイマ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP53033414A JPS6024968B2 (ja) 1978-03-22 1978-03-22 タイマ装置

Publications (2)

Publication Number Publication Date
JPS54124929A JPS54124929A (en) 1979-09-28
JPS6024968B2 true JPS6024968B2 (ja) 1985-06-15

Family

ID=12385911

Family Applications (1)

Application Number Title Priority Date Filing Date
JP53033414A Expired JPS6024968B2 (ja) 1978-03-22 1978-03-22 タイマ装置

Country Status (1)

Country Link
JP (1) JPS6024968B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58146944A (ja) * 1982-02-26 1983-09-01 Toshiba Corp 情報処理装置
JPS58214951A (ja) * 1982-06-08 1983-12-14 Fujitsu Ten Ltd フリ−ランカウンタを用いた計時方式
JPS59161716A (ja) * 1983-03-04 1984-09-12 Nec Corp 情報処理装置の計時制御方式
JPS62266624A (ja) * 1986-05-14 1987-11-19 Nec Corp 計数装置
JPH02193097A (ja) * 1989-10-30 1990-07-30 Seiko Epson Corp リアルタイムクロック

Also Published As

Publication number Publication date
JPS54124929A (en) 1979-09-28

Similar Documents

Publication Publication Date Title
JPS6024968B2 (ja) タイマ装置
JP2792261B2 (ja) 警報開始遅延回路
JPH04209020A (ja) マイクロコンピュータ
JPS58181154A (ja) マイクロプログラムトレ−ス装置
JPS5778685A (en) Magnetic picture recording and reproducing device
JPS59123957A (ja) デジタル信号演算装置
JPH04266151A (ja) 信号処理用集積回路
JP2743353B2 (ja) 外部同期回路
JPS60229531A (ja) 計数回路装置
JPS5652429A (en) Interface circuit of input/output device
JPS59197920A (ja) アドレス制御装置
JPS62239610A (ja) デイジタル信号雑音除去回路
JPH0580089A (ja) タイマ装置
JPS6299832A (ja) 計算機制御方式
JPS6230452B2 (ja)
JPS61107441A (ja) 応答タイマ制御回路
JPH0683020B2 (ja) デイジタルフイルタのリセツト装置
JPH04107792A (ja) マイクロコンピュータ
JPS583642U (ja) カウンタ回路
JPH0439784A (ja) マイクロコンピュータ
JPS63196948A (ja) タイマ割込み処理方式
JPS59123026A (ja) 非同期バスにおける応答信号出力方式
JPH0410808A (ja) ディジタルモノマルチ回路
JPH0476127B2 (ja)
JPS62239611A (ja) デイジタル信号雑音除去回路