JPS60250459A - 同期制御方式 - Google Patents
同期制御方式Info
- Publication number
- JPS60250459A JPS60250459A JP59106142A JP10614284A JPS60250459A JP S60250459 A JPS60250459 A JP S60250459A JP 59106142 A JP59106142 A JP 59106142A JP 10614284 A JP10614284 A JP 10614284A JP S60250459 A JPS60250459 A JP S60250459A
- Authority
- JP
- Japan
- Prior art keywords
- information
- data processing
- processing
- processing request
- request information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/167—Interprocessor communication using a common memory, e.g. mailbox
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野〕
本発明は複数のデータ処理部を使用した制御装置におい
て、データ処理部の処理能力を低下さ一υずに両データ
処理部間の同期の確立を高速に実行できる同期制御方式
に関する。
て、データ処理部の処理能力を低下さ一υずに両データ
処理部間の同期の確立を高速に実行できる同期制御方式
に関する。
処理すべきデータ量の増加、処理速度の高速化要求にと
もなって、処理分散方式が採用されつりある。これは複
数個のデータ処理部を有し、入力した処理すべき内容を
各データ処理部にて分散処理するものである。このよう
な処理分散方式ではデータ処理を依頼した依頼元のデー
タ処理部とデータ処理が依頼された被依頼側のデータ処
理部とは互いに同期して運転される必要がある。
もなって、処理分散方式が採用されつりある。これは複
数個のデータ処理部を有し、入力した処理すべき内容を
各データ処理部にて分散処理するものである。このよう
な処理分散方式ではデータ処理を依頼した依頼元のデー
タ処理部とデータ処理が依頼された被依頼側のデータ処
理部とは互いに同期して運転される必要がある。
すなわら、依頼元のデータ処理部が被依頼側におけるデ
ータ処理の終了を待つ一ζデータ処理をする必要がある
ときには被依頼側におけるデータ処理の終了を迅速に依
頼元の一データ処理部に通知しなければならない。
ータ処理の終了を待つ一ζデータ処理をする必要がある
ときには被依頼側におけるデータ処理の終了を迅速に依
頼元の一データ処理部に通知しなければならない。
従来、このようなマルチデータ処理システムにおいては
依頼元のデータ処理部が被依頼側のデータ処理部に対し
て処理状況を一定の時間経過毎もこスキャニンクユ７、
データ処理か終ｒし′（いたかとうかを検出−づる方式
を採用していた。
依頼元のデータ処理部が被依頼側のデータ処理部に対し
て処理状況を一定の時間経過毎もこスキャニンクユ７、
データ処理か終ｒし′（いたかとうかを検出−づる方式
を採用していた。
このスキャニング方式では前記経過時間の設定に注意を
用°」゛る。ずなわら、経過時間を長くするとスキャニ
ング直後にデータ処理が終了した場合は次のスキャニン
グまでのロスタイムが長くなり、反対に短かくするとス
キャニングのために処理が占有されるので処理能力が低
下するという欠点を有している。
用°」゛る。ずなわら、経過時間を長くするとスキャニ
ング直後にデータ処理が終了した場合は次のスキャニン
グまでのロスタイムが長くなり、反対に短かくするとス
キャニングのために処理が占有されるので処理能力が低
下するという欠点を有している。
本発明はこのようにデータ処理部の処理能力を低下させ
ずに、かつ迅速にデータ処理部間の同期を取ることがで
きる同期制御方式を提供するのもである。すなわち、本
発明はデータ処理の依頼元において処理依頼情ＩＩｆ４
こ続いて必要に応じて制御情報を通信メモリに記憶する
ようになし、一方被依頼側では処理依頼情報にもとづく
データ処理が終了し、次に処理依頼情報として制御情報
を通信メモリから読み取ったときはその直前の処理依頼
情報にもとづくう一一夕処理の終了を依頼ノじのデータ
処理部に対して割込信号として通知するものである。
ずに、かつ迅速にデータ処理部間の同期を取ることがで
きる同期制御方式を提供するのもである。すなわち、本
発明はデータ処理の依頼元において処理依頼情ＩＩｆ４
こ続いて必要に応じて制御情報を通信メモリに記憶する
ようになし、一方被依頼側では処理依頼情報にもとづく
データ処理が終了し、次に処理依頼情報として制御情報
を通信メモリから読み取ったときはその直前の処理依頼
情報にもとづくう一一夕処理の終了を依頼ノじのデータ
処理部に対して割込信号として通知するものである。
前記被依頼元のデータ処理部は処理依頼情報を通信メモ
リより読み取っζその内容を解析するものであるから、
その解析に際してそれが処理依頼情報か制御情報かを判
読する機能および、それを依頼元のデータ処理部に対し
て割込信号として通知する機能を持たせるだけで、依頼
元のデータ処理部に迅速にデータ処理の終了を通知する
ことができるとともに、依頼元のデータ処理部は被依頼
のデータ処理部に対するスキャニングを出す必要がなく
、なるので、処理効率を向上することができる。
リより読み取っζその内容を解析するものであるから、
その解析に際してそれが処理依頼情報か制御情報かを判
読する機能および、それを依頼元のデータ処理部に対し
て割込信号として通知する機能を持たせるだけで、依頼
元のデータ処理部に迅速にデータ処理の終了を通知する
ことができるとともに、依頼元のデータ処理部は被依頼
のデータ処理部に対するスキャニングを出す必要がなく
、なるので、処理効率を向上することができる。
以下、図面を参照して本発明の実施例を詳細に説明する
。第１図は処理分散方式を採用したデータ処理システム
の概要を示すブロック図である。
。第１図は処理分散方式を採用したデータ処理システム
の概要を示すブロック図である。
図中、Ｍ−１，Ｍ−ＩＩはデータ処理部としてのマイク
目フ′１．Ｉセ、ザ−ごあり、Ｍ−１を主マイクｌ−１
フ。
目フ′１．Ｉセ、ザ−ごあり、Ｍ−１を主マイクｌ−１
フ。
ｌｌ−１！７ザ、Ｍ １１を副マイクロプロセッサと仮
定する。Ｂ Ｍはハ、ファメモリであり処理ずへきデー
タを一旦記憶する。ＣＭは通信メモリであり、一方では
主マイクロプロセッサＭ−１に接続され、他方では副マ
イクロプロセッサＭ−Ｉｔに接続され処理依頼すべき内
容を示す処理依頼情報を記憶する。この通信メモリＣＭ
は例えば３２（ＩＩのアドレスを有し、各アドレスは３
２バイトの記憶素子を有する。
定する。Ｂ Ｍはハ、ファメモリであり処理ずへきデー
タを一旦記憶する。ＣＭは通信メモリであり、一方では
主マイクロプロセッサＭ−１に接続され、他方では副マ
イクロプロセッサＭ−Ｉｔに接続され処理依頼すべき内
容を示す処理依頼情報を記憶する。この通信メモリＣＭ
は例えば３２（ＩＩのアドレスを有し、各アドレスは３
２バイトの記憶素子を有する。
主マイクロプロセッサＭ−１は処理依頼情報書込制御部
１０を有する。ごの書込制御部ＩＯはマイクロブロセ、
すＭ−Ｉにおいて副マイクロプロセッサＭ−Ｈに対して
データ処理の依頼が発生した時点で作動し、その処理内
容に応じたコードを処理依頼情報Ａとして通信メモリＣ
Ｍに書き込む如く制御する。副マイクロブセッサＭ−１
１は読出制御部２０およびコード判定部２１を有する。
１０を有する。ごの書込制御部ＩＯはマイクロブロセ、
すＭ−Ｉにおいて副マイクロプロセッサＭ−Ｈに対して
データ処理の依頼が発生した時点で作動し、その処理内
容に応じたコードを処理依頼情報Ａとして通信メモリＣ
Ｍに書き込む如く制御する。副マイクロブセッサＭ−１
１は読出制御部２０およびコード判定部２１を有する。
続出制御部２０は通信メモリＣＭに記憶されている処理
依頼情報へを読み出す機能と、それをコート判定部２１
に転送する機能を有する。−ｒ−）判定部２１は転送さ
れた処理依頼情報へを判定し７、その処理依頼の内容を
決定する。尚、処理依頼情報Ａは２ハイドよりなり、そ
の処理依頼情報へには必要に応じて３０ハイドのパラメ
ータ情報を付加することができる。
依頼情報へを読み出す機能と、それをコート判定部２１
に転送する機能を有する。−ｒ−）判定部２１は転送さ
れた処理依頼情報へを判定し７、その処理依頼の内容を
決定する。尚、処理依頼情報Ａは２ハイドよりなり、そ
の処理依頼情報へには必要に応じて３０ハイドのパラメ
ータ情報を付加することができる。
書込ポインタＷＰ、続出ポインタＲＰは主マイクロプロ
セッサＭ−１が通信メモリＣＭに処理依頼情＠Ａを書き
込む際、あるいは副マイクロプロセッサＭ−１１がこの
処理依頼情報Ａを読み出す際にそれぞれ書込制御部１０
．読出制御部２０によって参照され、その時点における
書込、続出の可否が判定される。そなわち、書込制御部
１０は書込ポインタＷＰが示すアドレスをｎ、とし、続
出ポインタＲＰが示すアドレスをｎ２としたとき、ｎ、
≧ｎ２でかつアドレスｎ、がクリアされているときその
アドレスｎ７に２ハイドの処理依頼情ｍＡと必要に応じ
てパラメータ（例えば）＼・ソファメモリ上のアドレス
範囲を示す情報など）を付加して書き込み記憶し、かつ
書込ポインタＷＰのアルスを１−、ン進める。一方、読
出制御部２ｏは読出ボ・インタ１２１〕とｐ＋、込ポイ
ンタＷ＋）か示すアドレスを参照し７、ｎ、≧ｎ２の条
件が成立したときにそのアルレスｎ２に記憶されている
処理依頼内容Ａを読み出ず。尚、読出制御部２０は読み
出した処理依頼情報にもとつくデータ処理が終了すると
、その処理内容に対応する通信メモリＣＭ−ＪＨの処理
依頼情報Ａをクリアする。
セッサＭ−１が通信メモリＣＭに処理依頼情＠Ａを書き
込む際、あるいは副マイクロプロセッサＭ−１１がこの
処理依頼情報Ａを読み出す際にそれぞれ書込制御部１０
．読出制御部２０によって参照され、その時点における
書込、続出の可否が判定される。そなわち、書込制御部
１０は書込ポインタＷＰが示すアドレスをｎ、とし、続
出ポインタＲＰが示すアドレスをｎ２としたとき、ｎ、
≧ｎ２でかつアドレスｎ、がクリアされているときその
アドレスｎ７に２ハイドの処理依頼情ｍＡと必要に応じ
てパラメータ（例えば）＼・ソファメモリ上のアドレス
範囲を示す情報など）を付加して書き込み記憶し、かつ
書込ポインタＷＰのアルスを１−、ン進める。一方、読
出制御部２ｏは読出ボ・インタ１２１〕とｐ＋、込ポイ
ンタＷ＋）か示すアドレスを参照し７、ｎ、≧ｎ２の条
件が成立したときにそのアルレスｎ２に記憶されている
処理依頼内容Ａを読み出ず。尚、読出制御部２０は読み
出した処理依頼情報にもとつくデータ処理が終了すると
、その処理内容に対応する通信メモリＣＭ−ＪＨの処理
依頼情報Ａをクリアする。
さて、主マイクロプロセッサＭ−１における制御情報Ｘ
判定１１は下記の条件の時に書込制御部１０に対して制
御情報Ｘを送出する。その条件とは副マイク１：Ｉブ１
：１セットＭ−■に処理依頼する内容が、副マイクロブ
１」七ソサＭ−Ｉｔにおいて処理終了次第その旨の通知
を主マイクロプロセッサＭ−１に通知して欲しい処理依
頼情報の場合である。
判定１１は下記の条件の時に書込制御部１０に対して制
御情報Ｘを送出する。その条件とは副マイク１：Ｉブ１
：１セットＭ−■に処理依頼する内容が、副マイクロブ
１」七ソサＭ−Ｉｔにおいて処理終了次第その旨の通知
を主マイクロプロセッサＭ−１に通知して欲しい処理依
頼情報の場合である。
１灸君すると、主マイクロプロセッサＭ−１が内部処理
Ｊる際に副マイクロブ１：ＪセソザＭ−１１へ依頼した
データ処理の終了を待って行なう必要がある場合は、制
御情報発生部１１は制御情報Ｘ／ｃ書込制御部ＩＯに対
して送出する。したがってこのようなときは、書込制御
部１ｏば処理依頼情報Ａを書き込んだ次のアドレスに制
御情報Ｘを処理依頼内容八と同様にして書き込み記憶す
る。
Ｊる際に副マイクロブ１：ＪセソザＭ−１１へ依頼した
データ処理の終了を待って行なう必要がある場合は、制
御情報発生部１１は制御情報Ｘ／ｃ書込制御部ＩＯに対
して送出する。したがってこのようなときは、書込制御
部１ｏば処理依頼情報Ａを書き込んだ次のアドレスに制
御情報Ｘを処理依頼内容八と同様にして書き込み記憶す
る。
一方、副マイクロプロセッサＭ−１１に設りられたコー
ド判定部２１は前述の如く通信メモリＣＭから読み出し
た処理依頼情＠Ａの処理内容を判定する機能を有するが
、その前後には通信メモリＣＭから読み取った情報が処
理依頼情報Ａか制御情報Ｘかの判定を行なう制御コード
判定部２２を有する。この判定部２２は情報Ａの場合は
判定部２１に送出し、制御情報Ｘが判別されたとき、判
定部２２は検知通知回路３０に検知信号を送出する。
ド判定部２１は前述の如く通信メモリＣＭから読み出し
た処理依頼情＠Ａの処理内容を判定する機能を有するが
、その前後には通信メモリＣＭから読み取った情報が処
理依頼情報Ａか制御情報Ｘかの判定を行なう制御コード
判定部２２を有する。この判定部２２は情報Ａの場合は
判定部２１に送出し、制御情報Ｘが判別されたとき、判
定部２２は検知通知回路３０に検知信号を送出する。
この検知信号は制御部＠Ｘの直前に記憶された処理依頼
情報Ａに対するデータ処理が副マイクロプロセッサＭ−
ＩＴにおいて終了したごとを示すものであり、検知通知
回路３０は検地信号が入力すると、依頼元のデータ処理
装置である主マイクロプロセッサＭ−Ｉに割込信号Ｃと
して通知する。
情報Ａに対するデータ処理が副マイクロプロセッサＭ−
ＩＴにおいて終了したごとを示すものであり、検知通知
回路３０は検地信号が入力すると、依頼元のデータ処理
装置である主マイクロプロセッサＭ−Ｉに割込信号Ｃと
して通知する。
次に簡単にデータ処理の動作を説明する。
主マイクロプロセッサＭ−Ｉにて処理依頼が発生づろと
、処理依頼情報鴇述部１０はその依頼内容にグｊ応する
処理依頼情報Ａ１を前記各ポインタＷＰ、Ｒ１１の内容
によって通信メモリＣＭに書き込む。処理ずべき−）−
一夕はこの書き込めと同期してハノソアＩ：１′：す［
３Ｍに記憶される。このとき、制御情報発生部ユ部１１
から制御情報Ｘか発生されたとすイ、と、−：述部１０
はこの制御情報Ｘを処理依頼情報△のと間柱Ｃ，ニして
各ポインタＷ Ｐ 、ｌ’＜ Ｐの内容を判断し２（辿
イ、１メモリＣＭ ｌの処理依頼情報Ａｌの次のアドレ
ス乙こ８−き込む。尚、制御情報Ｘか通信メ七りＣＭに
記憶されてもそれに関連し７てハメファメモリＢＭには
データか書き込まれることはない。
、処理依頼情報鴇述部１０はその依頼内容にグｊ応する
処理依頼情報Ａ１を前記各ポインタＷＰ、Ｒ１１の内容
によって通信メモリＣＭに書き込む。処理ずべき−）−
一夕はこの書き込めと同期してハノソアＩ：１′：す［
３Ｍに記憶される。このとき、制御情報発生部ユ部１１
から制御情報Ｘか発生されたとすイ、と、−：述部１０
はこの制御情報Ｘを処理依頼情報△のと間柱Ｃ，ニして
各ポインタＷ Ｐ 、ｌ’＜ Ｐの内容を判断し２（辿
イ、１メモリＣＭ ｌの処理依頼情報Ａｌの次のアドレ
ス乙こ８−き込む。尚、制御情報Ｘか通信メ七りＣＭに
記憶されてもそれに関連し７てハメファメモリＢＭには
データか書き込まれることはない。
一方、副マイク１−１プロセソザＭ−ＩＩは先ず処理依
頼情報Ａ１を読み出すので、制御ｊ１−ド判定部２１は
その処理依頼情報Ａ１をコード判定部２１に送出する。
頼情報Ａ１を読み出すので、制御ｊ１−ド判定部２１は
その処理依頼情報Ａ１をコード判定部２１に送出する。
その結果、コード判定部２１ばその処理依頼情報Ａ１を
解読し、その処理依頼の内容を判定する。この結果、副
マイクロプロセッサＭ−ｎはバッファメモリＢＭから処
理ずべきデータを読み出し内容処理を行な・う。
解読し、その処理依頼の内容を判定する。この結果、副
マイクロプロセッサＭ−ｎはバッファメモリＢＭから処
理ずべきデータを読み出し内容処理を行な・う。
副マイクロプロセッサＭ−Ｉｔにおいて、処理依頼情報
Ａ１に対応する内部処理が終了すると、読出制御部２０
は通信メモリ上の処理依頼情報ＡＩをクリアするととも
に、ポインタＲＰの内容を１歩進して次のアドレスに記
憶されている情報を読み出す。この情報は制御コート判
定部２２において制御情報Ｘ判定されるので検知通知回
路３０に検知信号Ｉ３を送出する。この結果、検知通知
回路３０は主マイクロプロセッサＭ −、Ｉに割込信号
Ｃを送出する。これによって、主マイクロプロセッサＭ
−ｉは副マイクロプロセッサＭ−１１においてデータ処
理依頼した内容処理が終了したことを知る。
Ａ１に対応する内部処理が終了すると、読出制御部２０
は通信メモリ上の処理依頼情報ＡＩをクリアするととも
に、ポインタＲＰの内容を１歩進して次のアドレスに記
憶されている情報を読み出す。この情報は制御コート判
定部２２において制御情報Ｘ判定されるので検知通知回
路３０に検知信号Ｉ３を送出する。この結果、検知通知
回路３０は主マイクロプロセッサＭ −、Ｉに割込信号
Ｃを送出する。これによって、主マイクロプロセッサＭ
−ｉは副マイクロプロセッサＭ−１１においてデータ処
理依頼した内容処理が終了したことを知る。
以上説明したように、本発明によれば被依頼側において
内部処理が終了した時点で依頼元にその旨を通知するも
のであるから、依頼元は被依頼側に対して処理終了の可
否を問い合わせる必要がない。また、制御部＠Ｘは処理
依頼情報と同じよう６、二取り扱われるものＣあるから
、依頼元、被依頼例のう一一夕処理部に若１・の機能を
付加するだけで、処理〃Ｊ率を低１・さ−Ｕるごとなく
データ処理の終了を迅速に知ることかできる。
内部処理が終了した時点で依頼元にその旨を通知するも
のであるから、依頼元は被依頼側に対して処理終了の可
否を問い合わせる必要がない。また、制御部＠Ｘは処理
依頼情報と同じよう６、二取り扱われるものＣあるから
、依頼元、被依頼例のう一一夕処理部に若１・の機能を
付加するだけで、処理〃Ｊ率を低１・さ−Ｕるごとなく
データ処理の終了を迅速に知ることかできる。
図面は本発明に係り、データ処理システムの構成を示Ｊ
概要ゾ１し、り図である。 図中、Ｍ−１は主マイクロプロセッサ、Ｍ−１１は副マ
イクロブ１」セッサ、ＣＭは通信メモリ、２２は制御コ
ード判定部、３０は検知通知回路、Ａ・Ａ１は処理依頼
情報、Ｘは制御部外、Ｂは検知信号、Ｃは割込信号であ
る。 ：一−−−璃 代理人 弁理士 検量 宏四押： １１〜．．−リ Ｍ
概要ゾ１し、り図である。 図中、Ｍ−１は主マイクロプロセッサ、Ｍ−１１は副マ
イクロブ１」セッサ、ＣＭは通信メモリ、２２は制御コ
ード判定部、３０は検知通知回路、Ａ・Ａ１は処理依頼
情報、Ｘは制御部外、Ｂは検知信号、Ｃは割込信号であ
る。 ：一−−−璃 代理人 弁理士 検量 宏四押： １１〜．．−リ Ｍ
Claims (1)
- ２個のデータ処理部と各データ処理部間に設けられた通
信用メモリとを含み、一方のデータ処理部が他方のデー
タ処理部に対してデータ処理を依頼するときに依頼元の
データ処理部は処理依頼情報を通信用メモリに記憶する
とともに、被依頼側のデータ処理部はその処理依頼情報
を読み取ってデータ処理を行な）ソステにおいて、依頼
元のデータ処理部は必要に応し“ζ処理依頼情報に続い
゛ζ制御情報を通信用５メモリに記憶するとともに、被
依頼側のデータ処理部は通信用メモリから前記制御情報
を読め取ったときは直前の処理依頼情報に対する処理終
了を依頼元のデータ処理部に割込信号として通知するこ
とを特徴とする同期制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59106142A JPS60250459A (ja) | 1984-05-25 | 1984-05-25 | 同期制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59106142A JPS60250459A (ja) | 1984-05-25 | 1984-05-25 | 同期制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60250459A true JPS60250459A (ja) | 1985-12-11 |
| JPS6356572B2 JPS6356572B2 (ja) | 1988-11-08 |
Family
ID=14426110
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59106142A Granted JPS60250459A (ja) | 1984-05-25 | 1984-05-25 | 同期制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60250459A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02503244A (ja) * | 1987-04-27 | 1990-10-04 | スィンキング マシーンズ コーポレーション | メッセージパケットのルーティング方法とその装置 |
-
1984
- 1984-05-25 JP JP59106142A patent/JPS60250459A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02503244A (ja) * | 1987-04-27 | 1990-10-04 | スィンキング マシーンズ コーポレーション | メッセージパケットのルーティング方法とその装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6356572B2 (ja) | 1988-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3169779B2 (ja) | マルチスレッドプロセッサ | |
| JP3322754B2 (ja) | 並列計算機 | |
| JPH077379B2 (ja) | 多重処理システムの割込み選択方式 | |
| JPH0460720A (ja) | 条件分岐命令制御方式 | |
| JPH03139726A (ja) | 命令読出し制御方式 | |
| EP0220990B1 (en) | Buffer storage control system | |
| JPS6356572B2 (ja) | ||
| JPH064314A (ja) | タスク間同期通信装置 | |
| JP3407358B2 (ja) | バリア同期における非同期通信完了保証方法 | |
| JPH01106158A (ja) | プロセツサ間のデータ通信制御方式 | |
| JP2615677B2 (ja) | 共用拡張記憶制御方式 | |
| JPH08110894A (ja) | 並列計算機システム | |
| JPH10507548A (ja) | データ処理システムおよび方法およびこのようなシステムとの通信システム | |
| JP2768878B2 (ja) | データ処理装置、命令実行の同期方法、例外発生時の命令アドレス待避方法及び例外発生時の命令処理無効化方法 | |
| JP2895892B2 (ja) | データ処理装置 | |
| JPS61118853A (ja) | ストアバツフア装置 | |
| JPS59144955A (ja) | 情報処理装置 | |
| JPH05334233A (ja) | データ転送装置 | |
| JPS63257861A (ja) | 端末入出力制御方式 | |
| JPS60179865A (ja) | 割込み受付け制御方式 | |
| JPS63118949A (ja) | 情報処理装置 | |
| JPH0713918A (ja) | データ転送方法及びデータ処理システム | |
| JPH0346052A (ja) | プロセツサ間通信方法 | |
| JPH0589010A (ja) | リングバツフアのメツセージ管理処理方式 | |
| JPH01189748A (ja) | 入出力制御処理装置 |