JPS60252961A - 情報処理装置のプログラム障害監視装置 - Google Patents
情報処理装置のプログラム障害監視装置Info
- Publication number
- JPS60252961A JPS60252961A JP59108519A JP10851984A JPS60252961A JP S60252961 A JPS60252961 A JP S60252961A JP 59108519 A JP59108519 A JP 59108519A JP 10851984 A JP10851984 A JP 10851984A JP S60252961 A JPS60252961 A JP S60252961A
- Authority
- JP
- Japan
- Prior art keywords
- program
- signal
- mask register
- output signal
- information processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、マイクロプロセッサ等を含む情報処理装置で
実行されるプログラムの暴走をウォッチドッグ・タイｖ
（Ｗａｔｃｈ Ｄｏｇ Ｔｉｍｅｒ）で監欅する。
実行されるプログラムの暴走をウォッチドッグ・タイｖ
（Ｗａｔｃｈ Ｄｏｇ Ｔｉｍｅｒ）で監欅する。
情報処理装置のプログラム障害監視装置に関する。
従来、マイクロプロセッサ等を用いた情報処理装置にお
いては、蚊装置で実行されるプログラムの暴走、すなわ
ちプログラムが正しい順序で実行されなくなるような障
害を監視するためにウオッチド、グ・タイマが用いられ
ておシ、その場合の装置のブロック構成が第３図に示さ
れる。第３図装置ではウォッチドッグ・タイマ１．妥イ
クログロセッサ１１．プログラム等を格納するＲＯＭ１
２゜作業用ＯＲＡＭ １３ 、 Ｉ１０装置１４がパス
１５を介して相互接続されている。
いては、蚊装置で実行されるプログラムの暴走、すなわ
ちプログラムが正しい順序で実行されなくなるような障
害を監視するためにウオッチド、グ・タイマが用いられ
ておシ、その場合の装置のブロック構成が第３図に示さ
れる。第３図装置ではウォッチドッグ・タイマ１．妥イ
クログロセッサ１１．プログラム等を格納するＲＯＭ１
２゜作業用ＯＲＡＭ １３ 、 Ｉ１０装置１４がパス
１５を介して相互接続されている。
マイクログロセ、す１１はＲＯＭ１２に格納されたプロ
グラムを順次に読み出して実行する。タイマ１はその入
力端にマイクロノロセッサ１１からプログラム・アクセ
ス信号を受信すると一定時間にわたシ出力信号の送出を
続け、一定時間経過後に出力信号送出を停止する回路で
あシ、該一定時間以内にさらに次のアクセス信号を受信
するとその受信時点からさらに該一定時間にわたシ出力
信号を送出し続けるようになっている。そして該タイマ
１の出力信号が送出停止されることによシ発生されるア
ラーム信号（警報信号）によって、プログラムに障害が
あることが指示される。
グラムを順次に読み出して実行する。タイマ１はその入
力端にマイクロノロセッサ１１からプログラム・アクセ
ス信号を受信すると一定時間にわたシ出力信号の送出を
続け、一定時間経過後に出力信号送出を停止する回路で
あシ、該一定時間以内にさらに次のアクセス信号を受信
するとその受信時点からさらに該一定時間にわたシ出力
信号を送出し続けるようになっている。そして該タイマ
１の出力信号が送出停止されることによシ発生されるア
ラーム信号（警報信号）によって、プログラムに障害が
あることが指示される。
プログラムの暴走等の障害を監視するためには、ウォッ
チドッグ・タイマ１での一定計時時間ようも短い一定周
期毎にアクセス信号をタイマ１に送出して該タイマ１を
更新し続けるようにプログラムを作成すればよい。これ
によシタイマ１の出力信号が送出され続けている限シは
プログラムが正常に動作していることになる。出力信号
が停止されたときＬｌ一定周期毎に発生されるべきアク
セス信号が発生されなかったのであるから、プログラム
の暴走等の障害が生じたものと判断できる。
チドッグ・タイマ１での一定計時時間ようも短い一定周
期毎にアクセス信号をタイマ１に送出して該タイマ１を
更新し続けるようにプログラムを作成すればよい。これ
によシタイマ１の出力信号が送出され続けている限シは
プログラムが正常に動作していることになる。出力信号
が停止されたときＬｌ一定周期毎に発生されるべきアク
セス信号が発生されなかったのであるから、プログラム
の暴走等の障害が生じたものと判断できる。
情報処理装置の電源をオンにしたとき、あるいは装置で
実行中のプログラムを中止するためにリセットボタン等
でプログラムのりスタート（再開）を行ったときには、
プログラムの初期設定、例えばメモリーのオールクリア
命令、Ｉ１０コードのゼロ設定命令等が実行される。こ
の初期設定を行っている時間中やリセットボタンを押し
ている時間中はウォッチドッグ・タイマへのアクセス信
号の送出が行われないので、この間に該タイマからの出
力信号が停止されて警報表示がなされる可能性がある。
実行中のプログラムを中止するためにリセットボタン等
でプログラムのりスタート（再開）を行ったときには、
プログラムの初期設定、例えばメモリーのオールクリア
命令、Ｉ１０コードのゼロ設定命令等が実行される。こ
の初期設定を行っている時間中やリセットボタンを押し
ている時間中はウォッチドッグ・タイマへのアクセス信
号の送出が行われないので、この間に該タイマからの出
力信号が停止されて警報表示がなされる可能性がある。
上述の問題点を解決するために、本発明においては、プ
ロセッサを含む情報処理装置で実行されルプログラムの
暴走等をウォッチドッグ・タイマによシ監視する。情報
処理装置のプログラム障害監視装置において、プログラ
ムの再開信号によシセ、トされウォッチドッグ・タイマ
へのプログラム・アクセス信号受信後にリセットされる
マスクレジスタ、および、該ウォッチドッグ・タイマの
出力信号に基づく善報信号を該マスクレジスタの出力信
号に応じてマスクするゲート回路を具備することを特徴
とする。情報処理装置のプログラム障害監視装置が提供
される。
ロセッサを含む情報処理装置で実行されルプログラムの
暴走等をウォッチドッグ・タイマによシ監視する。情報
処理装置のプログラム障害監視装置において、プログラ
ムの再開信号によシセ、トされウォッチドッグ・タイマ
へのプログラム・アクセス信号受信後にリセットされる
マスクレジスタ、および、該ウォッチドッグ・タイマの
出力信号に基づく善報信号を該マスクレジスタの出力信
号に応じてマスクするゲート回路を具備することを特徴
とする。情報処理装置のプログラム障害監視装置が提供
される。
ウォッチドッグ・タイマの出力信号に基づく警報信号は
、マスクレジスタが再開信号によってセットされること
によシマスフされる。そして該マスクレジスタは、ウオ
ッチド、グ・タイマへのアクセス信号によシ、あるいは
一定時間経過後に自動的にリセットされ、該アラーム信
号のマスクを解除する。これによシブログラムの再開後
、周期的なアクセス信号が発生されるまでの間に、誤り
た警報が発されることを防止する。
、マスクレジスタが再開信号によってセットされること
によシマスフされる。そして該マスクレジスタは、ウオ
ッチド、グ・タイマへのアクセス信号によシ、あるいは
一定時間経過後に自動的にリセットされ、該アラーム信
号のマスクを解除する。これによシブログラムの再開後
、周期的なアクセス信号が発生されるまでの間に、誤り
た警報が発されることを防止する。
本発明の一実施例としての情報処理装置のプログラム障
害監視装置が第１図に示される。第１図において、ウォ
ッチドッグ・タイマ１には端子４を介してｉイクログロ
セッサからプログラム・アクセ・ス信号Ｓ２が入力され
、その出力信号Ｓ３はＯＲ回路３の一方の入力端に入力
される。
害監視装置が第１図に示される。第１図において、ウォ
ッチドッグ・タイマ１には端子４を介してｉイクログロ
セッサからプログラム・アクセ・ス信号Ｓ２が入力され
、その出力信号Ｓ３はＯＲ回路３の一方の入力端に入力
される。
マスクレジスタ２はソリップフロッゾ回路からなり、そ
のリセット入力端には上記のアクセス信号Ｓ２が入力さ
れ、そのセット入力端にはプログラムのりスタート時に
発生される再開信号Ｓ１が端子５を介して入力される。
のリセット入力端には上記のアクセス信号Ｓ２が入力さ
れ、そのセット入力端にはプログラムのりスタート時に
発生される再開信号Ｓ１が端子５を介して入力される。
マスクレジメ４２の出力信号Ｓ４はＯＲ回路３の他方の
入力端に入力され、該ＯＲ回路３の出力端からは警報信
号Ｓ５が端子６を介して送出され、それによシブログラ
ムの障害を警告する警報表示が行われる。
入力端に入力され、該ＯＲ回路３の出力端からは警報信
号Ｓ５が端子６を介して送出され、それによシブログラ
ムの障害を警告する警報表示が行われる。
第１図装置の動作が第２図を参照しつつ以下に説明され
る。第２図はプログラムの再開時における第１図装置各
部における信号８１〜Ｓ５の波形を示す図であシ、（ａ
）は再開信号Ｓ１を、（ｂ）はアクセス信号Ｓ２を、（
Ｃ）はタイマ１の出力信号Ｓ３を、（ｄ） Ｕマスクレ
ジスタ２の出力信号Ｓ４を、（ｅ）は警報信号Ｓ５をそ
れぞれ示す。
る。第２図はプログラムの再開時における第１図装置各
部における信号８１〜Ｓ５の波形を示す図であシ、（ａ
）は再開信号Ｓ１を、（ｂ）はアクセス信号Ｓ２を、（
Ｃ）はタイマ１の出力信号Ｓ３を、（ｄ） Ｕマスクレ
ジスタ２の出力信号Ｓ４を、（ｅ）は警報信号Ｓ５をそ
れぞれ示す。
プログラムが正常に実行されているときには、ウォッチ
ドッグ・タイマ１に該タイマによる一定計時時間（例え
ば１秒）よりも短い周期でアクセス信号Ｓ２が入力され
続けるので、該タイマ１がらは「１」レベルの出力信号
ｓ３が送出され続ける。したがってＯＲ回路３から出力
される警報信号Ｓ５は「１」レベルとなシ、警報表示は
行われない。
ドッグ・タイマ１に該タイマによる一定計時時間（例え
ば１秒）よりも短い周期でアクセス信号Ｓ２が入力され
続けるので、該タイマ１がらは「１」レベルの出力信号
ｓ３が送出され続ける。したがってＯＲ回路３から出力
される警報信号Ｓ５は「１」レベルとなシ、警報表示は
行われない。
プログラムに暴走等の障害が生じた場合には、アクセス
信号Ｓ２が停止され、やがてタイマ１の出力信号Ｓ３は
「０」レベルになる。マスクレジスタ２はリセット状態
にあるので、その出力信号Ｓ４は「０」レベルであシ、
したがってＯＲ回路３からは「Ｏ」レベルの警報信号ｓ
５が出力され、警報表示が行われる。
信号Ｓ２が停止され、やがてタイマ１の出力信号Ｓ３は
「０」レベルになる。マスクレジスタ２はリセット状態
にあるので、その出力信号Ｓ４は「０」レベルであシ、
したがってＯＲ回路３からは「Ｏ」レベルの警報信号ｓ
５が出力され、警報表示が行われる。
次に、装置で実行中のプログラムを中止してプログラム
を再開する場合について述べる。装置のリセットブタン
を押すことＫよシブログラムはリセットされ、該メタン
を離すことにょシ再開信号Ｓ１が時点Ｔ１で発生されて
プログラムが再びランを開始し、プログラムの初期設定
が行われる。
を再開する場合について述べる。装置のリセットブタン
を押すことＫよシブログラムはリセットされ、該メタン
を離すことにょシ再開信号Ｓ１が時点Ｔ１で発生されて
プログラムが再びランを開始し、プログラムの初期設定
が行われる。
このリセットブタンの押下は人間が行うため数秒を要す
ることもあシ、またプログラムの初期設定には例えば数
百ミリ秒を要するので、定期点なアクセス信号Ｓ２が発
生されるようになるまでにウォ、チドッグ・タイマ１の
出力信号Ｓ３が停止されて「０」になる可能性がある。
ることもあシ、またプログラムの初期設定には例えば数
百ミリ秒を要するので、定期点なアクセス信号Ｓ２が発
生されるようになるまでにウォ、チドッグ・タイマ１の
出力信号Ｓ３が停止されて「０」になる可能性がある。
第２図（ｃ）にはこのような場合が示されている。
そこで再開信号Ｓ１の立上りでマスクレジスタ２をセッ
トして該マスクレジスタ２から「１」の出力信号Ｓ４を
ＯＲ回路３に印加する。これによｆｉＯＲ回路３から出
力される警報信号は「１」となシ警報動作は行われない
。プログラムにより時点Ｔ２でアクセス信号Ｓ２が周期
的に発生されるようになると、タイマ１はこのアクセス
信号８２によシ更新されて常に「１」の出力信号Ｓ３を
送出するようになシ、ＯＲ回路３の警報信号Ｓ５も「１
」となる。
トして該マスクレジスタ２から「１」の出力信号Ｓ４を
ＯＲ回路３に印加する。これによｆｉＯＲ回路３から出
力される警報信号は「１」となシ警報動作は行われない
。プログラムにより時点Ｔ２でアクセス信号Ｓ２が周期
的に発生されるようになると、タイマ１はこのアクセス
信号８２によシ更新されて常に「１」の出力信号Ｓ３を
送出するようになシ、ＯＲ回路３の警報信号Ｓ５も「１
」となる。
マスクレジスタ２は時点Ｔ２で発生されるアクセス信号
Ｓ２によ）リセットされて出力信号Ｓ４は「０」となる
ので、以後、タイマ１の出力信号Ｓ３が「０」に落ちた
ときにはＯＲ回路３から「０」の警報信号ｓ５が出力さ
れて警報動作が行われることＫなる。このようにマスク
レジスタ２は時点Ｔ１〜Ｔ２の間、警報信号ｓ５の発生
をマスクすること忙なる。
Ｓ２によ）リセットされて出力信号Ｓ４は「０」となる
ので、以後、タイマ１の出力信号Ｓ３が「０」に落ちた
ときにはＯＲ回路３から「０」の警報信号ｓ５が出力さ
れて警報動作が行われることＫなる。このようにマスク
レジスタ２は時点Ｔ１〜Ｔ２の間、警報信号ｓ５の発生
をマスクすること忙なる。
本発明の実施にあたっては種々の変形形態が可能である
。例えば、第１図装置においてはマスクレジスタとして
フリップフロッグ回路を用いたが、これに限らず、例え
ば再開信号にょシ起動される単安定マルチバイブレータ
回路を用い、その出力・母ルス時間幅を、プログラムの
再開後からアクセス信号が発生されるまでの時間よシも
十分に長くなるようにすれば、上記同様にプログラム再
開後の誤った警報表示を防止できる。
。例えば、第１図装置においてはマスクレジスタとして
フリップフロッグ回路を用いたが、これに限らず、例え
ば再開信号にょシ起動される単安定マルチバイブレータ
回路を用い、その出力・母ルス時間幅を、プログラムの
再開後からアクセス信号が発生されるまでの時間よシも
十分に長くなるようにすれば、上記同様にプログラム再
開後の誤った警報表示を防止できる。
本発明によれば、再開信号にょシセットされるマスクレ
ジスタでウオッチド、グ・タイマの出力信号をマスクで
きるので、プログラムの再開直後の誤った警報表示を防
止できる。
ジスタでウオッチド、グ・タイマの出力信号をマスクで
きるので、プログラムの再開直後の誤った警報表示を防
止できる。
第１図は本発明の一実施例としての、情報処理装置のプ
ログラム障害監視装置のブロック図、第２図は第１図装
置各部の信号波形図、第３図は従来形装置の概略的表プ
ロ、り図である。 １・・・ウォッチドッグ・タイマ、２・・・マスクレジ
スタ、３・・・ＯＲ回路、１１・・・マイクロプロセッ
サ、１２・・・ＲＯＭ、 ｌ ３・・・ＲＡＭ、１４・
・・工ヵ装置、１５・・−ノ々ス 特許出願人 富士通株式会社 特許出願代理人 弁理士 青 木 朗 弁理士 西 舘 和 之 弁理士 内 １）幸 男 弁理士 山 口 昭 之 第１図 １ ＃Ｊ２図 １ ＴＩ Ｔ２ 第３図
ログラム障害監視装置のブロック図、第２図は第１図装
置各部の信号波形図、第３図は従来形装置の概略的表プ
ロ、り図である。 １・・・ウォッチドッグ・タイマ、２・・・マスクレジ
スタ、３・・・ＯＲ回路、１１・・・マイクロプロセッ
サ、１２・・・ＲＯＭ、 ｌ ３・・・ＲＡＭ、１４・
・・工ヵ装置、１５・・−ノ々ス 特許出願人 富士通株式会社 特許出願代理人 弁理士 青 木 朗 弁理士 西 舘 和 之 弁理士 内 １）幸 男 弁理士 山 口 昭 之 第１図 １ ＃Ｊ２図 １ ＴＩ Ｔ２ 第３図
Claims (1)
- 【特許請求の範囲】 １、プロセッサを含む情報処理装置で実行されるプログ
ラムの暴走等をウォッチドッグ・タイマによシ監視する
。情報処理装置のプログラム障害監視装置において、プ
ログラムの再開信号によυセットされウォッチドッグ・
タイマへのプログラムアクセス信号受信後にリセットさ
れるマスクレジスタ、および、該ウォッチドッグ・タイ
マの出力信号に基づく警報信号を該マスクレジスタの出
力信号に応じてマスクするゲート回路を具備することを
特徴とする。情報処理装置のプログラム障害監視装置。 ２、該マスクレジスタはプログラムアクセス信号によシ
リセットされるフリッゾフロッグ回路である特許請求の
範囲第１項記載の装置。 ３、該マスクレジスタはセ、ト、リセ、ト型フリップフ
ロップ回路である特許請求の範囲第１項記載の装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59108519A JPS60252961A (ja) | 1984-05-30 | 1984-05-30 | 情報処理装置のプログラム障害監視装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59108519A JPS60252961A (ja) | 1984-05-30 | 1984-05-30 | 情報処理装置のプログラム障害監視装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60252961A true JPS60252961A (ja) | 1985-12-13 |
Family
ID=14486849
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59108519A Pending JPS60252961A (ja) | 1984-05-30 | 1984-05-30 | 情報処理装置のプログラム障害監視装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60252961A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0552942U (ja) * | 1991-11-30 | 1993-07-13 | 株式会社東芝 | 情報処理装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5456740A (en) * | 1977-10-14 | 1979-05-08 | Toyota Motor Co Ltd | Method of monitoring malfunction of control system using computer |
| JPS5886649A (ja) * | 1981-11-17 | 1983-05-24 | Fujitsu Ltd | ウオツチドツグタイマ |
| JPS6027038A (ja) * | 1983-07-22 | 1985-02-12 | Fujitsu Ltd | プログラム暴走検出方式 |
-
1984
- 1984-05-30 JP JP59108519A patent/JPS60252961A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5456740A (en) * | 1977-10-14 | 1979-05-08 | Toyota Motor Co Ltd | Method of monitoring malfunction of control system using computer |
| JPS5886649A (ja) * | 1981-11-17 | 1983-05-24 | Fujitsu Ltd | ウオツチドツグタイマ |
| JPS6027038A (ja) * | 1983-07-22 | 1985-02-12 | Fujitsu Ltd | プログラム暴走検出方式 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0552942U (ja) * | 1991-11-30 | 1993-07-13 | 株式会社東芝 | 情報処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4566111A (en) | Watchdog timer | |
| JPS60263235A (ja) | マイクロコンピユ−タシステム | |
| JPS6152496B2 (ja) | ||
| CN1581079B (zh) | 网络服务器宕机自动重启方法及系统 | |
| JP2965075B2 (ja) | プログラム実行状態監視方法 | |
| JPH0218633A (ja) | マイクロプロセッサ暴走監視・再起動回路 | |
| JPS5920061A (ja) | ウオツチ・ドツグ・タイマ | |
| JPH04148246A (ja) | ウオツチドツグタイマ | |
| JP2003067220A (ja) | コンピュータシステム | |
| JPS5835292B2 (ja) | マイクロプロセツサの暴走監視方式 | |
| KR890007083Y1 (ko) | 실시간 클럭감시에 의한 중앙처리장치의 재개회로 | |
| JP2731386B2 (ja) | 制御装置 | |
| JPS61123943A (ja) | マイクロプロセツサ装置 | |
| JPS6389941A (ja) | マイクロプロセツサ応用機器の監視制御装置 | |
| JPS59148961A (ja) | プロセツサの動作監視方式 | |
| JPS642981B2 (ja) | ||
| JPS5868166A (ja) | プロセツサ異常監視装置 | |
| KR960042360A (ko) | 워치독 방법 및 회로 | |
| JPH05257748A (ja) | マイクロプロセッサ装置 | |
| JPH03184134A (ja) | データ処理装置における擬似障害発生機構 | |
| JPH02308343A (ja) | マイクロプロセッサの障害検出通知方式 | |
| JPS5822459A (ja) | 割込要求監視方式 | |
| JPS5834855B2 (ja) | 計算機監視方法 | |
| JPS61275943A (ja) | コンピユ−タの異常検出装置 | |
| JPH037962B2 (ja) |