JPS6027038A - プログラム暴走検出方式 - Google Patents
プログラム暴走検出方式Info
- Publication number
- JPS6027038A JPS6027038A JP58133755A JP13375583A JPS6027038A JP S6027038 A JPS6027038 A JP S6027038A JP 58133755 A JP58133755 A JP 58133755A JP 13375583 A JP13375583 A JP 13375583A JP S6027038 A JPS6027038 A JP S6027038A
- Authority
- JP
- Japan
- Prior art keywords
- microprocessor
- watchdog timer
- timer
- reset
- runaway
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
- G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ）９発明の技術分！ｆ
本発明はマイクロ・プロセッサを使用する装置に係り、
特にマイクロ・プロセッサの４．走検出にウォッチ・ド
ック・タイマを使用する装置に関するものである。
特にマイクロ・プロセッサの４．走検出にウォッチ・ド
ック・タイマを使用する装置に関するものである。
（ｂ）、従来技術の問題点
ウォッチ・ドック・タイマはソフトウェアの動作が正常
であるか否かを監視する回路で、ソフトウェアが正常に
動作している時は常にウォッチ・ドック・タイマを動作
させるソフトウェア・クロックを供給し、ソフトウェア
が暴走等の異常動作をした時にはラフ１−ウェア・クロ
ックの供給が停止するので警報を発する回路であり、普
通マイク′口・プロセッサが成る定められたアドレスの
レジスタを定期的にアクセスした時のみラフ１−ウェア
・クロックを出力してソフトウェアが正常に動作してい
るのを確認している。
であるか否かを監視する回路で、ソフトウェアが正常に
動作している時は常にウォッチ・ドック・タイマを動作
させるソフトウェア・クロックを供給し、ソフトウェア
が暴走等の異常動作をした時にはラフ１−ウェア・クロ
ックの供給が停止するので警報を発する回路であり、普
通マイク′口・プロセッサが成る定められたアドレスの
レジスタを定期的にアクセスした時のみラフ１−ウェア
・クロックを出力してソフトウェアが正常に動作してい
るのを確認している。
従って従来のウォッチ・ド、り・タイマは當に監視を継
続し、監視を停止することはない。此の為マイクロ・プ
ロセッサが初期処理を行っている時でも周期的にアクセ
スする必要があるが、初期処理に於いては各種の回路を
セットする等の為、プログラムの走行時間が定常時とは
異なる場合が多いので、定常時に一定の周期で成る定め
られたアＩ・”レスのレジスタをアクセスするくウォッ
チ・トソク・タイマをアクセスする）様にしこも初期処
理の場合一定の周期で成る定められたアルレスのレジス
タをアクセス出来なくなりＮ報を発する。
続し、監視を停止することはない。此の為マイクロ・プ
ロセッサが初期処理を行っている時でも周期的にアクセ
スする必要があるが、初期処理に於いては各種の回路を
セットする等の為、プログラムの走行時間が定常時とは
異なる場合が多いので、定常時に一定の周期で成る定め
られたアＩ・”レスのレジスタをアクセスするくウォッ
チ・トソク・タイマをアクセスする）様にしこも初期処
理の場合一定の周期で成る定められたアルレスのレジス
タをアクセス出来なくなりＮ報を発する。
此の様なことにならない様にする為にばブ１：１グラム
構成が複雑となる。
構成が複雑となる。
又マイクロ・プロセッサの処理によりウォッチ・ＩＳツ
ク・タイマの監視を禁止出来る様にすると、マイクロ・
プロセッサの誤動作により禁Ｉ卜される可能性を生じ、
マイクロ・プロセッサの暴走検出としては不適切になる
と云う欠点がある。
ク・タイマの監視を禁止出来る様にすると、マイクロ・
プロセッサの誤動作により禁Ｉ卜される可能性を生じ、
マイクロ・プロセッサの暴走検出としては不適切になる
と云う欠点がある。
（Ｃ）１発明の目的
本発明の目的は従来技術の有する上記の欠点を除去し、
マイクロ・プロセッサのりｌ！ ７１肋にウォッチ・ド
ック・タイマを禁止することにより初期処理プログラム
を簡単化し、且つ一回でもウォッチ・ドック・タイマを
アクセスすると山度禁止出来無い様にすることによって
マーｆりＩ：トプロセソサの誤動作による禁止を無くし
、より確実な暴走検出方式を提供することである。
マイクロ・プロセッサのりｌ！ ７１肋にウォッチ・ド
ック・タイマを禁止することにより初期処理プログラム
を簡単化し、且つ一回でもウォッチ・ドック・タイマを
アクセスすると山度禁止出来無い様にすることによって
マーｆりＩ：トプロセソサの誤動作による禁止を無くし
、より確実な暴走検出方式を提供することである。
（ｄ）１発明の構成
上記の目的は本発明によれば、マイクロ・プロセッサの
暴走検出回路としてレジスタ類への周期的なアクセスを
監視するウォッチ・ドック・タイマを使用するシステム
に於いて、前記ウォッチ・ドック・タイマ禁止回路を設
け、前記マイクロ・プロセッサをす七ソトする時に前記
ウォッチ・ドック・タイマの動作を禁止し、前記マイク
ロ・プロセッサが最初に前記ウォッチ・ドック・タイマ
にアクセスすると前記禁止を解除し、再度前記マイクロ
・プロセッサのりセソｌ〜を行う時迄禁止することが出
来ないことを特徴とするプログラム暴走検出方式を提供
することにより達成される。
暴走検出回路としてレジスタ類への周期的なアクセスを
監視するウォッチ・ドック・タイマを使用するシステム
に於いて、前記ウォッチ・ドック・タイマ禁止回路を設
け、前記マイクロ・プロセッサをす七ソトする時に前記
ウォッチ・ドック・タイマの動作を禁止し、前記マイク
ロ・プロセッサが最初に前記ウォッチ・ドック・タイマ
にアクセスすると前記禁止を解除し、再度前記マイクロ
・プロセッサのりセソｌ〜を行う時迄禁止することが出
来ないことを特徴とするプログラム暴走検出方式を提供
することにより達成される。
（ｅ）９発明の実施例
本発明はマイクロ・プロセッサの初期処理時には所謂暴
走検出が不要であることを利用するものである。
走検出が不要であることを利用するものである。
図は本発明の一実施例を示す図である。図中、１はマイ
クロ・プロセッサ、２はハード・レジスタ（ウォッチ・
ドック・タイマ３ｎｌ）、３はウォッチ・ドック・タイ
マ、４はＲＳ形フリップ・フ１コツプ、５はアン］・・
ゲート、６は−テ゛−タ・ハスである。
クロ・プロセッサ、２はハード・レジスタ（ウォッチ・
ドック・タイマ３ｎｌ）、３はウォッチ・ドック・タイ
マ、４はＲＳ形フリップ・フ１コツプ、５はアン］・・
ゲート、６は−テ゛−タ・ハスである。
以下図に従って本発明の詳４１１１を説明する。マ・イ
クロ・プロセッサｌはデータ・ハス（］を経山してハー
ト・レジスタ２を周期的にアクセスし、此の結果ウォッ
チ・ドック・タイマ３に周期的にアクセス信号■を送出
する。
クロ・プロセッサｌはデータ・ハス（］を経山してハー
ト・レジスタ２を周期的にアクセスし、此の結果ウォッ
チ・ドック・タイマ３に周期的にアクセス信号■を送出
する。
ウォッチ・ドック・タイマ３は此の周期的に来る筈のア
クセス信号■が泉ないと、タイマ出力信号■を出す。尚
従来方式では此のタイマ出力信号■が暴走検出信号とな
る。
クセス信号■が泉ないと、タイマ出力信号■を出す。尚
従来方式では此のタイマ出力信号■が暴走検出信号とな
る。
本発明に依ると、マイク１コ・プロセソ９■をリセノク
するＭＰ［Ｊリセット′信号■にＪ、すＲＳ形フリップ
・フロップ４をも同時にリセットする。Ｒ８形フリップ
・フロップ４をリセットするごとにより、アン１−・ゲ
ート５の働きにより前記のタイマ出力信号■は禁止され
て出力しない。
するＭＰ［Ｊリセット′信号■にＪ、すＲＳ形フリップ
・フロップ４をも同時にリセットする。Ｒ８形フリップ
・フロップ４をリセットするごとにより、アン１−・ゲ
ート５の働きにより前記のタイマ出力信号■は禁止され
て出力しない。
マイクロ・プロセッサｌが初期処理を１８了し、定當処
理に入ると、アクセス信号■に３Ｊ：リウノ・ノチ・ド
ック・タイマ３が起動し、同時にＲ３形フリップ・フロ
ップ４をセソ１−する。ＲＳ形フリップ・フロップ４が
七ノドされると、デー１−信号■を出し、アンド・ゲー
ト５゛が開く。以後プログラムの暴走等によりウォッチ
・ドック・タイマ３がタイマ出力信号■を出すとアンド
・ゲート５が開いているので、暴走検出信号■が発信す
る。
理に入ると、アクセス信号■に３Ｊ：リウノ・ノチ・ド
ック・タイマ３が起動し、同時にＲ３形フリップ・フロ
ップ４をセソ１−する。ＲＳ形フリップ・フロップ４が
七ノドされると、デー１−信号■を出し、アンド・ゲー
ト５゛が開く。以後プログラムの暴走等によりウォッチ
・ドック・タイマ３がタイマ出力信号■を出すとアンド
・ゲート５が開いているので、暴走検出信号■が発信す
る。
（ｆ）３発明の効果
以上詳細に説明した槌に本発明によれば、マイクロ・プ
ロセッサのりセソ［一時にウォッチ・ドック・タイマを
禁止することにより初期処理プログラムを簡単化し、且
つ一回でもウォッチ・ドック・タイマをアクセスすると
再度禁止出来無い様にすることによってマ・イクロ・プ
ロセッサの誤動作による禁止を無くし、より確実な暴走
検出方式を実現化出来ると云う大きい効果がある。
ロセッサのりセソ［一時にウォッチ・ドック・タイマを
禁止することにより初期処理プログラムを簡単化し、且
つ一回でもウォッチ・ドック・タイマをアクセスすると
再度禁止出来無い様にすることによってマ・イクロ・プ
ロセッサの誤動作による禁止を無くし、より確実な暴走
検出方式を実現化出来ると云う大きい効果がある。
図は本発明の一実施例を示す図である。図中、１はマイ
クロ・プロセソーリ・、２はハード・レジスタ、３はウ
ォッチ・ドック・タイマ、４ばＲ３形フリップ・フロッ
プ、５はアンド・ゲート、６はデータ・パスである。
クロ・プロセソーリ・、２はハード・レジスタ、３はウ
ォッチ・ドック・タイマ、４ばＲ３形フリップ・フロッ
プ、５はアンド・ゲート、６はデータ・パスである。
Claims (1)
- マイクロ・プロセッサの暴走検出回路としてレジスタ類
への周期的なアクセスを監視するウォッチ・ドック・タ
イマを使用するシステＪ・に於いて、前記ウォッチ・ド
ック・タイマ禁止回路を設け、前記マイクロ・プロセッ
サをリセットする時に前記ウォッチ・ドック・タイマの
動作を禁止し、前記マイクロ・プロセッサが最初に前記
ウォッチ・ドック・タイマにアクセスすると前記禁止を
解除し、再度前記マイクロ・プロセッサのリセットを行
う時迄禁止することが出来ないことを特徴とするプログ
ラム暴走検出方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58133755A JPS6027038A (ja) | 1983-07-22 | 1983-07-22 | プログラム暴走検出方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58133755A JPS6027038A (ja) | 1983-07-22 | 1983-07-22 | プログラム暴走検出方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6027038A true JPS6027038A (ja) | 1985-02-12 |
Family
ID=15112181
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58133755A Pending JPS6027038A (ja) | 1983-07-22 | 1983-07-22 | プログラム暴走検出方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6027038A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60252961A (ja) * | 1984-05-30 | 1985-12-13 | Fujitsu Ltd | 情報処理装置のプログラム障害監視装置 |
| JPS62239245A (ja) * | 1986-04-11 | 1987-10-20 | Hitachi Ltd | プログラム暴走検出方式 |
| JPH01205345A (ja) * | 1988-02-12 | 1989-08-17 | Nec Corp | 自動再立上げ方式 |
| JPH04270427A (ja) * | 1991-02-26 | 1992-09-25 | Matsushita Electric Ind Co Ltd | 監視タイマ回路 |
| JPH0573360A (ja) * | 1991-09-17 | 1993-03-26 | Nec Corp | ウオツチドツグ・タイマ |
| JP2010200552A (ja) * | 2009-02-26 | 2010-09-09 | Sanyo Electric Co Ltd | 電気自動車用バッテリ制御装置及びバッテリシステム |
-
1983
- 1983-07-22 JP JP58133755A patent/JPS6027038A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60252961A (ja) * | 1984-05-30 | 1985-12-13 | Fujitsu Ltd | 情報処理装置のプログラム障害監視装置 |
| JPS62239245A (ja) * | 1986-04-11 | 1987-10-20 | Hitachi Ltd | プログラム暴走検出方式 |
| JPH01205345A (ja) * | 1988-02-12 | 1989-08-17 | Nec Corp | 自動再立上げ方式 |
| JPH04270427A (ja) * | 1991-02-26 | 1992-09-25 | Matsushita Electric Ind Co Ltd | 監視タイマ回路 |
| JPH0573360A (ja) * | 1991-09-17 | 1993-03-26 | Nec Corp | ウオツチドツグ・タイマ |
| JP2010200552A (ja) * | 2009-02-26 | 2010-09-09 | Sanyo Electric Co Ltd | 電気自動車用バッテリ制御装置及びバッテリシステム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07134678A (ja) | Ｒａｍ保護装置 | |
| JPS6027038A (ja) | プログラム暴走検出方式 | |
| JPH06202762A (ja) | ライトデータ保護機能付きリセット信号発生回路 | |
| US8230286B1 (en) | Processor reliability improvement using automatic hardware disablement | |
| JPH0218503B2 (ja) | ||
| JPH0756774A (ja) | ウォッチドッグタイマ | |
| JPS62239245A (ja) | プログラム暴走検出方式 | |
| JPS63250753A (ja) | メモリアクセスチエツク方式 | |
| JP2640139B2 (ja) | メモリカード | |
| JP2695775B2 (ja) | コンピュータシステムの誤動作からの復帰方法 | |
| JP2570170Y2 (ja) | 情報処理装置 | |
| JPH02293939A (ja) | スタックオーバーフロー検出時処理方式 | |
| JP4121732B2 (ja) | 遊技機 | |
| JPS6159545A (ja) | 情報処理装置のインタフエ−ス障害検出方式 | |
| JPH04213112A (ja) | 速度変更及び自動速度モード時のフロッピーアクセス中のキャッシュ制御方法 | |
| JPS60544A (ja) | 電源制御方式 | |
| JPH02278446A (ja) | メモリアクセス制御回路 | |
| JPH01319834A (ja) | マイクロコンピュータ | |
| JPH05120045A (ja) | 保護回路 | |
| JPS63200254A (ja) | メモリ書込制御回路 | |
| JP2613986B2 (ja) | 情報処理装置 | |
| JPH04142625A (ja) | 情報処理装置 | |
| JPH0344751A (ja) | メモリ保護システム | |
| JPH05173886A (ja) | 書込み装置 | |
| JPS61123086A (ja) | 磁気バブル記憶装置 |