JPS61123943A - マイクロプロセツサ装置 - Google Patents
マイクロプロセツサ装置Info
- Publication number
- JPS61123943A JPS61123943A JP59245682A JP24568284A JPS61123943A JP S61123943 A JPS61123943 A JP S61123943A JP 59245682 A JP59245682 A JP 59245682A JP 24568284 A JP24568284 A JP 24568284A JP S61123943 A JPS61123943 A JP S61123943A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- wdt
- clear
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
- G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、ウォッチ・ドッグ・タイマ回路（以下ＷＤＴ
回路と略す）を有したマイクロプロセッサ装置に関する
。
回路と略す）を有したマイクロプロセッサ装置に関する
。
（従来の技術）
ＷＤＴ回路は゛、マイクロプロセッサ（以下μＰと略す
）の動作、即ち、プログラムの走行を監視し、異常を検
出した場合（一定時間を経過してもＷＤＴのクリアが行
われない場合）に、μＰにリセットをかけプログラムを
再スタートさせるものである。このようなＷＤＴ回路の
クリア信号として、（ａ）μＰからのクリア信号、（ｂ
）電源電圧監視部が電源電圧の低下を検知して出すクリ
ア信号を用いるものがある。ここで、（ａ ）のμＰか
らのクリア信号は、プログラム上の適当な位冒におかれ
たＷＤＴクリアルーチンで出されるのに対し、（ｂ）の
電源電圧監視部からのクリア信号は、純ハードウェア的
に出される。
）の動作、即ち、プログラムの走行を監視し、異常を検
出した場合（一定時間を経過してもＷＤＴのクリアが行
われない場合）に、μＰにリセットをかけプログラムを
再スタートさせるものである。このようなＷＤＴ回路の
クリア信号として、（ａ）μＰからのクリア信号、（ｂ
）電源電圧監視部が電源電圧の低下を検知して出すクリ
ア信号を用いるものがある。ここで、（ａ ）のμＰか
らのクリア信号は、プログラム上の適当な位冒におかれ
たＷＤＴクリアルーチンで出されるのに対し、（ｂ）の
電源電圧監視部からのクリア信号は、純ハードウェア的
に出される。
ＷＤＴ回路による異常検出の確率を増すためには、プロ
グラム上のＶＤＴクリアルーチンの数を最小限に抑える
必要がある。その理由は、ＷＩ） Ｔクリアルーチンが
プログラム上の何ケ所にも配置されていたとすると、ブ
Ｏグラム走行が異常であるのにＷＤＴによるリセットが
かからない（プログラムがルーピングを起こしているの
にそのループ内にＷＤＴクリアルーチンが入っているた
め、〜ＶＤＴによるリセットがかからない）といった現
↑が起こりやすくなるからである。
グラム上のＶＤＴクリアルーチンの数を最小限に抑える
必要がある。その理由は、ＷＩ） Ｔクリアルーチンが
プログラム上の何ケ所にも配置されていたとすると、ブ
Ｏグラム走行が異常であるのにＷＤＴによるリセットが
かからない（プログラムがルーピングを起こしているの
にそのループ内にＷＤＴクリアルーチンが入っているた
め、〜ＶＤＴによるリセットがかからない）といった現
↑が起こりやすくなるからである。
第３図は、従来のＷＤＴ回路を備えたμＰ装置の構成員
略図、第４図及び第５図はμＰが行う動作の一例を示す
フローチャートである。
略図、第４図及び第５図はμＰが行う動作の一例を示す
フローチャートである。
第３図において、１はμＰ、２はＷＤＴ回路、３は電源
電圧監視部、４はオアゲート回路である。
電圧監視部、４はオアゲート回路である。
＼へ／ＤＴ回路２は、μＰ１及び電源電圧監視部３から
のクリア信号をオアゲート回路４を介して入力し、一定
時間経過してもＶＤＴ回路２がクリアされない場合、μ
Ｐ１に対してリセットをかけるように構成されている。
のクリア信号をオアゲート回路４を介して入力し、一定
時間経過してもＶＤＴ回路２がクリアされない場合、μ
Ｐ１に対してリセットをかけるように構成されている。
又、μＰ１は、電源投入時（パワーオン時）には：Ｒ４
図に示すようなフローを実行し、又、停電子告信号（パ
ワーダウン信号、以下ＰＤＳと略す）による割込み時に
は、第５図に示すようなフローを実行する。第４図及び
第５図から明らかなように、ＷＤＴクリアルーチンは、
定周期処理の末尾（第４図■）、パワーオン後のフィト
リング・ルーチン内（第４図■）、ＰＤＳ割込ルーチン
内（第５図■）に複数個存在している。
図に示すようなフローを実行し、又、停電子告信号（パ
ワーダウン信号、以下ＰＤＳと略す）による割込み時に
は、第５図に示すようなフローを実行する。第４図及び
第５図から明らかなように、ＷＤＴクリアルーチンは、
定周期処理の末尾（第４図■）、パワーオン後のフィト
リング・ルーチン内（第４図■）、ＰＤＳ割込ルーチン
内（第５図■）に複数個存在している。
（充用が解決しようとする問題）
このような従来装置においては、ＷＤＴクリアルーチン
がプログラム上の３ケ所にも配同されており、ＷＤＴ回
路による異常検出の確率を低くしてしまうという問題点
があった。
がプログラム上の３ケ所にも配同されており、ＷＤＴ回
路による異常検出の確率を低くしてしまうという問題点
があった。
本発明は、従来装置におけるこのような問題点に鑑みて
なされたもので、その目的は、プログラム上のＷＤＴク
リアルーチンの数を減らし、ＷＤＴ回路による異常検出
の確率を高めることのできるμＰｉ＊Ｉｌｆを実現する
ことにある。
なされたもので、その目的は、プログラム上のＷＤＴク
リアルーチンの数を減らし、ＷＤＴ回路による異常検出
の確率を高めることのできるμＰｉ＊Ｉｌｆを実現する
ことにある。
（問題点を解決するための手段）
前記した問題点を解決する本発明は、マイクロプロセッ
サと、このマイクロプロセッサの動作を監視し異常が発
生した場合当該マイクロプロセッサにリセットをかける
ウォッチ・ドッグ・タイマ回路とを備えた装置において
、ｉ［回路から出力される停電子告信号と、電源投入後
一定時間経過してから発生する信号とを前記ウォッチ・
ドッグ・タイマ回路のクリア端子に印加させる回路手段
を設けたことを特徴とするものである。
サと、このマイクロプロセッサの動作を監視し異常が発
生した場合当該マイクロプロセッサにリセットをかける
ウォッチ・ドッグ・タイマ回路とを備えた装置において
、ｉ［回路から出力される停電子告信号と、電源投入後
一定時間経過してから発生する信号とを前記ウォッチ・
ドッグ・タイマ回路のクリア端子に印加させる回路手段
を設けたことを特徴とするものである。
（実施例）
以下、図面を用いて本発明の実施例を詳細に説明する。
第１図は本発明装置の一実施例を示す構成ブロック図で
ある。この図において、第３図と同様、１はμＰ、２は
このμＰの動作（プログラムの走行）を監視し、異常を
検出した場合、μＰ１にリセットをかけるＷＤＴ回路で
ある。このＷＤＴ回路２は、ここでは発振器２１と、こ
の発振器２１からの出力をクロックとしてカウントアツ
プするカウンタ２２とで構成されており、このカウンタ
２２の計数値が一定値に達すると、出力信号をゲート回
路５を介して出力し、これがμＰ１のリセット信号とな
って、μＰ１のプログラムを再スタートさせる。
ある。この図において、第３図と同様、１はμＰ、２は
このμＰの動作（プログラムの走行）を監視し、異常を
検出した場合、μＰ１にリセットをかけるＷＤＴ回路で
ある。このＷＤＴ回路２は、ここでは発振器２１と、こ
の発振器２１からの出力をクロックとしてカウントアツ
プするカウンタ２２とで構成されており、このカウンタ
２２の計数値が一定値に達すると、出力信号をゲート回
路５を介して出力し、これがμＰ１のリセット信号とな
って、μＰ１のプログラムを再スタートさせる。
３は電源電圧監視部、４はオアゲート回路、６０は電源
回路（図示せず）から出力される停電子告信号（ＰＤＳ
）をオアゲート回路４を介してＷＤＴ２のクリア端子２
３に印加させる信号ライン、７はＴｉ電源投入後一定時
間経過してから発生するタイマ信号（ＴＩＭ＞を作る回
路で、ゲート回路７１及びモノマルチ７２で構成されて
いる。７゜はタイマ信号（ＴＩＭ＞をオアゲート回路４
を介してＷＯＴ２のクリア端子２３に印加させる信号ラ
インである。又、１０はμＰ１からのクリア信号（ＣＬ
Ｒ）を、３０は電源電圧監視部３からの電源電圧低下を
示す信号（ＶＤ）をそれぞれゲート回路４を介してＷＤ
Ｔ２のクリア端子２３に印加させる信号ラインである。
回路（図示せず）から出力される停電子告信号（ＰＤＳ
）をオアゲート回路４を介してＷＤＴ２のクリア端子２
３に印加させる信号ライン、７はＴｉ電源投入後一定時
間経過してから発生するタイマ信号（ＴＩＭ＞を作る回
路で、ゲート回路７１及びモノマルチ７２で構成されて
いる。７゜はタイマ信号（ＴＩＭ＞をオアゲート回路４
を介してＷＯＴ２のクリア端子２３に印加させる信号ラ
インである。又、１０はμＰ１からのクリア信号（ＣＬ
Ｒ）を、３０は電源電圧監視部３からの電源電圧低下を
示す信号（ＶＤ）をそれぞれゲート回路４を介してＷＤ
Ｔ２のクリア端子２３に印加させる信号ラインである。
このように構成した装置の動作を第２図のタイムチャー
トを参照しながら説明する。ここでは、瞬時停電が起こ
った場合の動作を例にとる。
トを参照しながら説明する。ここでは、瞬時停電が起こ
った場合の動作を例にとる。
瞬時停電が起こった場合、（ロ）に示を電源電圧の低下
を示す信号（ＶＤ＞に先立って、（イ）に示すようにｆ
？電電子倍信号ＰＤＳ）が、電源回路から送られてくる
。この停電子告信号（ＰＤＳ）は、信号ライン６０を通
り、ゲート回路４を介して、（ホ）に示すようなＷＤＴ
クリア信号（Ｗ ＤＴＣＬＲ）となり、これがＷＤＴ回
路２（カウンタ２２）のクリア端子２３に印加され、Ｗ
ＤＴ回路２はクリアされる。
を示す信号（ＶＤ＞に先立って、（イ）に示すようにｆ
？電電子倍信号ＰＤＳ）が、電源回路から送られてくる
。この停電子告信号（ＰＤＳ）は、信号ライン６０を通
り、ゲート回路４を介して、（ホ）に示すようなＷＤＴ
クリア信号（Ｗ ＤＴＣＬＲ）となり、これがＷＤＴ回
路２（カウンタ２２）のクリア端子２３に印加され、Ｗ
ＤＴ回路２はクリアされる。
停電時には、（イ）及び（ロ）に示を停電予告（？、弓
（ＰＤＳ）と、電源電圧低下を示す１言号（ＶＤ′″）
のどららが先に解除されるか電源回路の仕様上不明であ
る（この例ではＰＤＳが先に解除されている）ので、こ
れらのうち、後で解除された信号（この例ではＶＤ）に
よって、即ら、ゲート回路７１から得られる（ハ）に示
すトリが一信号（ＴＲＧ＞によって、モノマルチ７２に
トリガーをか１プる。モノマルチ７２は、このトリが一
信号（ＴＲＧ）によって一定の時間Ｔｏだけ反転し、〈
二）に示すようなタイマ信号（ＴＩＭ）を出力する。こ
こで、モノマルチ２２が反転している一定時間丁０は、
電ｙ！Ａ復帰後のフィトリングに必要な時間と同程度以
上に選定されている。このタイマ信号（ＴＩＭ）は、信
号ライン７０を通って、ゲート回路４に加わり、μＰ１
のプログラムがアイドリンクルーチンを実行している間
は、ＷＤＴ回路２のクリア端子２３に、（ホ）に示すよ
うにＷＤＴクリア信号（ＷＤＴＣＬＲ＞が入り続ける。
（ＰＤＳ）と、電源電圧低下を示す１言号（ＶＤ′″）
のどららが先に解除されるか電源回路の仕様上不明であ
る（この例ではＰＤＳが先に解除されている）ので、こ
れらのうち、後で解除された信号（この例ではＶＤ）に
よって、即ら、ゲート回路７１から得られる（ハ）に示
すトリが一信号（ＴＲＧ＞によって、モノマルチ７２に
トリガーをか１プる。モノマルチ７２は、このトリが一
信号（ＴＲＧ）によって一定の時間Ｔｏだけ反転し、〈
二）に示すようなタイマ信号（ＴＩＭ）を出力する。こ
こで、モノマルチ２２が反転している一定時間丁０は、
電ｙ！Ａ復帰後のフィトリングに必要な時間と同程度以
上に選定されている。このタイマ信号（ＴＩＭ）は、信
号ライン７０を通って、ゲート回路４に加わり、μＰ１
のプログラムがアイドリンクルーチンを実行している間
は、ＷＤＴ回路２のクリア端子２３に、（ホ）に示すよ
うにＷＤＴクリア信号（ＷＤＴＣＬＲ＞が入り続ける。
以上のような動作によって、第４図■、第５図■に示す
プログラム上でのＷＤＴクリアルーチンがなくても、こ
れと同様の動作を１：Ｔわせることかできる。
プログラム上でのＷＤＴクリアルーチンがなくても、こ
れと同様の動作を１：Ｔわせることかできる。
（発明の効果）
以上説明したように、本発明によれば、プログラム上の
ＶＤＴクリアルーチンの数を減らし、ＷＤＴ回路による
異常検出の確立を高めることのできるμＰ装置を実現す
ることができる。
ＶＤＴクリアルーチンの数を減らし、ＷＤＴ回路による
異常検出の確立を高めることのできるμＰ装置を実現す
ることができる。
第１図は本発明装置の一実施例を示す構成ブロック図、
第２＠は第１図装設の動作の一例を示すタイムチャート
、第３図は従来装置の構成慨略図、第４図及び第５図は
第３因の従来装置における動作の一例を示すフローチャ
ートである。 １・・・マイクロプロセッサ（μＰ） ２・・・ウォッチ・ドッグ・タイマ＜ＷＤＴ＞回路３・
・・電源電圧監視部 ４・・・ゲート回路７・・・タイ
マ信号を作る回路 ；
第２＠は第１図装設の動作の一例を示すタイムチャート
、第３図は従来装置の構成慨略図、第４図及び第５図は
第３因の従来装置における動作の一例を示すフローチャ
ートである。 １・・・マイクロプロセッサ（μＰ） ２・・・ウォッチ・ドッグ・タイマ＜ＷＤＴ＞回路３・
・・電源電圧監視部 ４・・・ゲート回路７・・・タイ
マ信号を作る回路 ；
Claims (1)
- マイクロプロセッサと、このマイクロプロセッサの動作
を監視し異常が発生した場合当該マイクロプロセッサに
リセットをかけるウォッチ・ドッグ・タイマ回路とを備
えた装置において、電源回路から出力される停電子告信
号と電源投入後一定時間経過してから発生する信号とを
前記ウォッチ・ドッグ・タイマ回路のクリア端子に印加
させる回路手段を設けたことを特徴とするマイクロプロ
セッサ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59245682A JPS61123943A (ja) | 1984-11-20 | 1984-11-20 | マイクロプロセツサ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59245682A JPS61123943A (ja) | 1984-11-20 | 1984-11-20 | マイクロプロセツサ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61123943A true JPS61123943A (ja) | 1986-06-11 |
Family
ID=17137240
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59245682A Pending JPS61123943A (ja) | 1984-11-20 | 1984-11-20 | マイクロプロセツサ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61123943A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6389148U (ja) * | 1986-11-28 | 1988-06-10 | ||
| JP2008225697A (ja) * | 2007-03-09 | 2008-09-25 | Teac Corp | 電源制御装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5557956A (en) * | 1978-10-25 | 1980-04-30 | Nissan Motor Co Ltd | Malfunction prevention unit of microcomputer |
| JPS5836448B2 (ja) * | 1979-08-24 | 1983-08-09 | 株式会社日立製作所 | 環形けい光ランプ製造方法 |
-
1984
- 1984-11-20 JP JP59245682A patent/JPS61123943A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5557956A (en) * | 1978-10-25 | 1980-04-30 | Nissan Motor Co Ltd | Malfunction prevention unit of microcomputer |
| JPS5836448B2 (ja) * | 1979-08-24 | 1983-08-09 | 株式会社日立製作所 | 環形けい光ランプ製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6389148U (ja) * | 1986-11-28 | 1988-06-10 | ||
| JP2008225697A (ja) * | 2007-03-09 | 2008-09-25 | Teac Corp | 電源制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6349814B2 (ja) | ||
| JPS59200357A (ja) | ウオツチドツグタイマ回路 | |
| JPH11259340A (ja) | コンピュータの再起動制御回路 | |
| US6813713B2 (en) | Data processing apparatus capable of dealing with illegal external input in an operative state and preventing useless power consumption in a stopped state | |
| JPH04148246A (ja) | ウオツチドツグタイマ | |
| JPH01245322A (ja) | マイクロプロセッサの停電制御回路 | |
| JPH03127215A (ja) | 情報処理装置 | |
| JPS5920061A (ja) | ウオツチ・ドツグ・タイマ | |
| JPS60156198A (ja) | 自動通報装置 | |
| JPH0218633A (ja) | マイクロプロセッサ暴走監視・再起動回路 | |
| JPS61275943A (ja) | コンピユ−タの異常検出装置 | |
| KR890007083Y1 (ko) | 실시간 클럭감시에 의한 중앙처리장치의 재개회로 | |
| JP2731386B2 (ja) | 制御装置 | |
| JPS6116340A (ja) | プロセツサシステムの緊急動作装置 | |
| JPS60252961A (ja) | 情報処理装置のプログラム障害監視装置 | |
| JPS57105049A (en) | Fault processing method of data processing device | |
| JPS6258317A (ja) | 入出力装置の電源異常報告方式 | |
| JPH04172493A (ja) | 液晶表示装置保護回路 | |
| JPS6257037A (ja) | 計算機システムの異常検出方式 | |
| JPH06161909A (ja) | データ処理装置 | |
| JPS62214419A (ja) | 演算制御装置 | |
| JPH04332047A (ja) | 冗長計算機システムの同期外れ時の切替方式 | |
| JPS5734225A (en) | Restarting apparatus for central processing unit | |
| JPS58184667A (ja) | 情報処理装置 | |
| JPH0786794B2 (ja) | 停電制御回路 |