JPS60257491A - 表示制御装置 - Google Patents
表示制御装置Info
- Publication number
- JPS60257491A JPS60257491A JP59113422A JP11342284A JPS60257491A JP S60257491 A JPS60257491 A JP S60257491A JP 59113422 A JP59113422 A JP 59113422A JP 11342284 A JP11342284 A JP 11342284A JP S60257491 A JPS60257491 A JP S60257491A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- background
- window
- area
- displayed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 6
- 239000000284 extract Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Controls And Circuits For Display Device (AREA)
- Digital Computer Display Output (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ビット・マツプ構造のビデオＲＡＭから複数
枚のウィンドウを切り出り、 ’（ＣＲＴディスプレイ
に表示し、該ウィンドウが表示されない背景画面上に一
定の繰り返しパターンを表示するようにした表示制御装
置に関するものである。
枚のウィンドウを切り出り、 ’（ＣＲＴディスプレイ
に表示し、該ウィンドウが表示されない背景画面上に一
定の繰り返しパターンを表示するようにした表示制御装
置に関するものである。
第１図はヒツト・マツプ構造のビデオＲＡＭを（ｆｉｉ
ｉえたｃ ｒ＜ Ｔディスプレイを説明する図であｚ９
．１はビデオＲＡＭ、２ば表示制御装置、３は画面をそ
れぞれ示している。
ｉえたｃ ｒ＜ Ｔディスプレイを説明する図であｚ９
．１はビデオＲＡＭ、２ば表示制御装置、３は画面をそ
れぞれ示している。
第１図図示の如きビット・マツプ構造のビデオＲＡ Ｍ
１を備えたＣＲＴディスプレイでは、画面３上に任意
の大きさの矩形領域（ウィンドウ）を定義し、それぞれ
に別々の情報を表示するマルチ・ウィン１つ表示方式が
採用されている。
１を備えたＣＲＴディスプレイでは、画面３上に任意
の大きさの矩形領域（ウィンドウ）を定義し、それぞれ
に別々の情報を表示するマルチ・ウィン１つ表示方式が
採用されている。
マルチ・ウィンドウの背景（図示斜線部）は、全白や全
黒、中間調等で表示され、従来、ラフ１−ウェアにより
処理されていた。具体的には、一定のパターンをビデオ
ＲＡＭＩの残りの表示領域に書き込むことにより、書き
込まれたビデオＲΔＭ１の内容に従って背景の表示をも
行うようにしていた。
黒、中間調等で表示され、従来、ラフ１−ウェアにより
処理されていた。具体的には、一定のパターンをビデオ
ＲＡＭＩの残りの表示領域に書き込むことにより、書き
込まれたビデオＲΔＭ１の内容に従って背景の表示をも
行うようにしていた。
しかしながら、上述の如き従来の技術では、ウィンドウ
の表示領域の変更に伴う背景の作成が多量であるため、
ウィンドウ大小制ｉ卸の速度を向トさせることが難しく
、また、しデ：ＡＩ？ Ａ Ｍ Ｉにおいては、背景用
としての領域をｌｉＹ＋ｌ Ｉ”ａ：するため、それだ
υノ容量の大きなものを必要とり、（いた。
の表示領域の変更に伴う背景の作成が多量であるため、
ウィンドウ大小制ｉ卸の速度を向トさせることが難しく
、また、しデ：ＡＩ？ Ａ Ｍ Ｉにおいては、背景用
としての領域をｌｉＹ＋ｌ Ｉ”ａ：するため、それだ
υノ容量の大きなものを必要とり、（いた。
本発明は、上記の褐察に基づくものごあ−、で、ウィン
ドウ表示制御におりる背景処理の高速化を図ると共に、
背景用ビデオＲＡＭの要らない表示制御装置を提供する
ことを］」的とするものである。
ドウ表示制御におりる背景処理の高速化を図ると共に、
背景用ビデオＲＡＭの要らない表示制御装置を提供する
ことを］」的とするものである。
そのため本発明の表示制御装置は、ヒツト・マツプ構造
のビデオ・メモリから複牧枚のウィンドウを切り出して
画面上に表示するマルチ ウィンドウの表示制御装置に
おい−（、指定された一定のパターンの繰り返しパター
ンを発４Ｌする背景パターン発生手段を備え、ウィン［
つが表示されない背景画面の領域に対して」二記背景パ
ターン発生手段で発生した操り返しパターンを表示する
ようにしたことを特徴とするものである。
のビデオ・メモリから複牧枚のウィンドウを切り出して
画面上に表示するマルチ ウィンドウの表示制御装置に
おい−（、指定された一定のパターンの繰り返しパター
ンを発４Ｌする背景パターン発生手段を備え、ウィン［
つが表示されない背景画面の領域に対して」二記背景パ
ターン発生手段で発生した操り返しパターンを表示する
ようにしたことを特徴とするものである。
本発明は、上述の如き手段を備えることにより、ウィン
ド′つの表示領域に対してはウィンドウ・ビデオ・デー
タをビデオ メモリから読み出してビデオ・データとし
て送出し、ウィン１−ウが表示されない背景画面の領域
に対しては背景パターン発生手段からの背景用の繰り返
しパターンをビデオ・データとして送出する。従、って
、ウィンドウの表示領域の変更があっても、特に、その
都度背景パターンの作成を行う必要はなく、ビデオＲＡ
Ｍ１に背景パターンを書き込む必要もない。背景パター
ン発生手段からの背景用の繰り返しパターンをウィンド
ウが表示されない背景画面の領域に対応して送出すれば
よい。
ド′つの表示領域に対してはウィンドウ・ビデオ・デー
タをビデオ メモリから読み出してビデオ・データとし
て送出し、ウィン１−ウが表示されない背景画面の領域
に対しては背景パターン発生手段からの背景用の繰り返
しパターンをビデオ・データとして送出する。従、って
、ウィンドウの表示領域の変更があっても、特に、その
都度背景パターンの作成を行う必要はなく、ビデオＲＡ
Ｍ１に背景パターンを書き込む必要もない。背景パター
ン発生手段からの背景用の繰り返しパターンをウィンド
ウが表示されない背景画面の領域に対応して送出すれば
よい。
以下、本発明の実施例を図面を参照しつつ説明する。
第２図は本発明の１実施例構成を示す図、第３図は背景
のパターン設定例を示す図である。図において、４と５
はパターン・メモリ、６と７はシフト・レジスタ、８は
フリップ・フロップ、９は領域判定回路、１０と１１は
オア・ゲート、１２ないし１４はアント・ゲートをそれ
ぞれ示している。
のパターン設定例を示す図である。図において、４と５
はパターン・メモリ、６と７はシフト・レジスタ、８は
フリップ・フロップ、９は領域判定回路、１０と１１は
オア・ゲート、１２ないし１４はアント・ゲートをそれ
ぞれ示している。
第２図において、パターン・メモリ４と５は背景のパタ
ーンが格納される４ヒフ１のメモリであり、ソフト・レ
ジスタ６と７は水土間開信号によりパターン・メモリ４
と５の内容が！７−ドされ、このパターンを繰り返し出
力する４ビ、トのシフト・レジスタである。フリップ・
フ１，１ツブ８は、水平同期信号で出力が反転するパタ
ーン選択信号をアント“・ゲート１２と１３に供給し７
、垂直同期信号で初期化されるものである。領域判定回
路９は、４枚のウィンドウの領域を判定するものであり
、走査中の領域がいずれかのウィンドウの領域である場
合にはオア・ゲーＮＯを通し−ごアンド・ゲート１４か
′らウィンドウ・ビデオ・データをオア・ゲー目１を通
して出力する。
ーンが格納される４ヒフ１のメモリであり、ソフト・レ
ジスタ６と７は水土間開信号によりパターン・メモリ４
と５の内容が！７−ドされ、このパターンを繰り返し出
力する４ビ、トのシフト・レジスタである。フリップ・
フ１，１ツブ８は、水平同期信号で出力が反転するパタ
ーン選択信号をアント“・ゲート１２と１３に供給し７
、垂直同期信号で初期化されるものである。領域判定回
路９は、４枚のウィンドウの領域を判定するものであり
、走査中の領域がいずれかのウィンドウの領域である場
合にはオア・ゲーＮＯを通し−ごアンド・ゲート１４か
′らウィンドウ・ビデオ・データをオア・ゲー目１を通
して出力する。
次に、第３図図示のパターン設定例を参照しつつ第２図
図示の表示制御装置の動作を説明する。
図示の表示制御装置の動作を説明する。
ここ、で、背景のパターンとしては、第３図図示の如く
、パターン・メモリ４にはｒｏｌｏｏＪ、パターン・メ
モリ５にばｒｏｏｏｌＪがそれぞれ設定されるものとす
る。まず、フリップ・フ１コツプ）（が垂直同期信号で
初期化され、画面左上からの表示が開始されると、フリ
ップ・フロップ８の出力（パターン選択信号）は、アン
ド・ケ−Ｈ２に対する出力が論理［ｌ」となり、アンド
・ゲートＩ３に対する出力が論理「ｏ」となる。またこ
のとき領域判定回路９におＬＪるウィンドウの有無の判
定が「無」であれば、オア・ケー目０の出力は論理［０
１となる。その結果アンド・ゲートＩ２ないし１４にお
い一乙アンド・ゲート１２のみがラスク走査に従ってパ
ターン・データを出力し、画面上の１ラスク目には第３
図図示の如＜ｒｏｌｏｏＪの操り返しパターンを表示す
る。そして、次の２ラスク目に入るときには、水平同期
信号によりフリップ・）ｌ：Ｉ ノブ８の出力が反転す
るため、今度は、アンｉ・・ゲー目２ないし１４におい
て、アン）・ケート１３のめがラスク走査に従ってパタ
ーン・データを出力し、画面上の２ラスク目には第３図
図示の如＜ｒｏｏｏｌＪの繰り返゛しパターンを表示す
る。続いて、３ラスタ目、４ラスタ目へと移って行くに
従って同＋、１の動性を繰り返し、６１数ラスクロには
ｒｏｌｏｏ−１の繰り５Ｆｉ Ｌ、パターンを、１“た
偶数ラスク目にはｒ０００］ｔのｉ・■り返しパターン
を表示する。しかし、第３図の４ラスクロの５しノド目
に示す如く、ラスク走吉が・°ツイントウの領域に入る
と、領域判定回ν８ り４’屡ｊけるウィン（つのを無
の祠定が「無」から１有−１に変わり、メア・ゲート１
０の出力が論理ｒ ＯＪから論理「１」に変わる。その
結果今度は、アントノア゛−１・１２と１３はインヒビ
ーットされ、テント・ケート１４のめかラスタ走査に従
ってウィン１”つ・ビデオ データを出力し、画面上に
ウィンドウを表示する。
、パターン・メモリ４にはｒｏｌｏｏＪ、パターン・メ
モリ５にばｒｏｏｏｌＪがそれぞれ設定されるものとす
る。まず、フリップ・フ１コツプ）（が垂直同期信号で
初期化され、画面左上からの表示が開始されると、フリ
ップ・フロップ８の出力（パターン選択信号）は、アン
ド・ケ−Ｈ２に対する出力が論理［ｌ」となり、アンド
・ゲートＩ３に対する出力が論理「ｏ」となる。またこ
のとき領域判定回路９におＬＪるウィンドウの有無の判
定が「無」であれば、オア・ケー目０の出力は論理［０
１となる。その結果アンド・ゲートＩ２ないし１４にお
い一乙アンド・ゲート１２のみがラスク走査に従ってパ
ターン・データを出力し、画面上の１ラスク目には第３
図図示の如＜ｒｏｌｏｏＪの操り返しパターンを表示す
る。そして、次の２ラスク目に入るときには、水平同期
信号によりフリップ・）ｌ：Ｉ ノブ８の出力が反転す
るため、今度は、アンｉ・・ゲー目２ないし１４におい
て、アン）・ケート１３のめがラスク走査に従ってパタ
ーン・データを出力し、画面上の２ラスク目には第３図
図示の如＜ｒｏｏｏｌＪの繰り返゛しパターンを表示す
る。続いて、３ラスタ目、４ラスタ目へと移って行くに
従って同＋、１の動性を繰り返し、６１数ラスクロには
ｒｏｌｏｏ−１の繰り５Ｆｉ Ｌ、パターンを、１“た
偶数ラスク目にはｒ０００］ｔのｉ・■り返しパターン
を表示する。しかし、第３図の４ラスクロの５しノド目
に示す如く、ラスク走吉が・°ツイントウの領域に入る
と、領域判定回ν８ り４’屡ｊけるウィン（つのを無
の祠定が「無」から１有−１に変わり、メア・ゲート１
０の出力が論理ｒ ＯＪから論理「１」に変わる。その
結果今度は、アントノア゛−１・１２と１３はインヒビ
ーットされ、テント・ケート１４のめかラスタ走査に従
ってウィン１”つ・ビデオ データを出力し、画面上に
ウィンドウを表示する。
以上の説明から明らかなよ・）に、本発明によれば、一
方では、パターン・データをラスタ走査、に従って常時
読み出し、他方では、領域判定回】路でウィンドウの有
無を判定し、該判定に従ってパターン・データとウィン
ドウ・ビデオ・ｙ−夕とを１ 切り換えることにより、
自動的に背景を表示するように構成したので、簡単なバ
ー１”ウェアを用意するだりて、背景用としてのビデオ
ＲＡＭを不要とすると共に、ウィンドウ表示制御の高速
化を図ることができる。
方では、パターン・データをラスタ走査、に従って常時
読み出し、他方では、領域判定回】路でウィンドウの有
無を判定し、該判定に従ってパターン・データとウィン
ドウ・ビデオ・ｙ−夕とを１ 切り換えることにより、
自動的に背景を表示するように構成したので、簡単なバ
ー１”ウェアを用意するだりて、背景用としてのビデオ
ＲＡＭを不要とすると共に、ウィンドウ表示制御の高速
化を図ることができる。
第１図はビット・マツプ構造のビデオＲ１＼Ｍを備えた
ＣＲＴディスプレイを説明する図、第２図は本発明の１
実施例構成を示す図、第３図は背景のパターン設定例を
示す図である。 ■・・・ビデオＲＡＭ、２・・・表示制御装置、３・・
・画ｍｒ ４と５・・パターン・メモリ、６と７・・・
シフト・レジスフ、８・・・フリップ・フロップ、９・
・・領域判定回路、ＩＯと１１・・オア・ゲート、１２
ないし１４・・・アント・ゲート。 特許出願人 バナファコｌ、株式会社 代理人弁理士 長谷用 文廣（外１名）？ １ 図 ７３ 図
ＣＲＴディスプレイを説明する図、第２図は本発明の１
実施例構成を示す図、第３図は背景のパターン設定例を
示す図である。 ■・・・ビデオＲＡＭ、２・・・表示制御装置、３・・
・画ｍｒ ４と５・・パターン・メモリ、６と７・・・
シフト・レジスフ、８・・・フリップ・フロップ、９・
・・領域判定回路、ＩＯと１１・・オア・ゲート、１２
ないし１４・・・アント・ゲート。 特許出願人 バナファコｌ、株式会社 代理人弁理士 長谷用 文廣（外１名）？ １ 図 ７３ 図
Claims (1)
- ヒツト マツプ構造のビデオ・メモリから複数枚のウィ
ンドウを切り出して画面上Ｇ、二表示するマルチ・ウィ
ンドウの表示制御装置において、指定された一定のパタ
ーンの繰り返しパターンを発生する背景パターン発生手
段をｆｉｉｉ：え ウィンドウが表示されない背景画面
の領域にＸ、Ｉ Ｌ、て上記背景パターン発生手段で発
生した繰り返しパターンを表示するようにしたことを特
徴とする表示制御語；４゜
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59113422A JPS60257491A (ja) | 1984-06-01 | 1984-06-01 | 表示制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59113422A JPS60257491A (ja) | 1984-06-01 | 1984-06-01 | 表示制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60257491A true JPS60257491A (ja) | 1985-12-19 |
| JPH0352073B2 JPH0352073B2 (ja) | 1991-08-08 |
Family
ID=14611835
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59113422A Granted JPS60257491A (ja) | 1984-06-01 | 1984-06-01 | 表示制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60257491A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7256789B1 (en) | 1997-01-23 | 2007-08-14 | Sharp Kabushiki Kaisha | Programmable display device |
-
1984
- 1984-06-01 JP JP59113422A patent/JPS60257491A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7256789B1 (en) | 1997-01-23 | 2007-08-14 | Sharp Kabushiki Kaisha | Programmable display device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0352073B2 (ja) | 1991-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6336786B2 (ja) | ||
| US5146211A (en) | Bit mapped color cursor | |
| JPS59214079A (ja) | ビデオ表示制御回路 | |
| EP0215984B1 (en) | Graphic display apparatus with combined bit buffer and character graphics store | |
| EP0525986A2 (en) | Apparatus for fast copying between frame buffers in a double buffered output display system | |
| JPS60134284A (ja) | 画面反転表示方式 | |
| JPH0352073B2 (ja) | ||
| JPS5836779B2 (ja) | 連続的な文字移動機能を有する表示装置 | |
| JPS6024586A (ja) | 表示デ−タの処理回路 | |
| JPH0631506Y2 (ja) | Ｃｒｔディスプレイ装置 | |
| JPH0125981Y2 (ja) | ||
| JPS6237263Y2 (ja) | ||
| JPH0443594B2 (ja) | ||
| JPS58129473A (ja) | メモリ制御方式 | |
| JPS6243407Y2 (ja) | ||
| JPS5915983A (ja) | カラ−表示制御装置 | |
| JPH0220996B2 (ja) | ||
| JPS5824187A (ja) | 動的メモリ−駆動ｃｒｔデイスプレイ用クロツキング・システム | |
| JPS6040034B2 (ja) | 表示装置 | |
| JPH02900A (ja) | 表示制御装置 | |
| JPS59119387A (ja) | デイスプレイ表示制御方式 | |
| JPS60111289A (ja) | リフレツシユメモリ書込制御方式 | |
| JPH0247696A (ja) | 画像表示装置 | |
| JPS60230690A (ja) | 動画表示制御回路 | |
| JPS6225787A (ja) | 表示制御回路 |