JPS60257609A - 出力回路 - Google Patents
出力回路Info
- Publication number
- JPS60257609A JPS60257609A JP59115897A JP11589784A JPS60257609A JP S60257609 A JPS60257609 A JP S60257609A JP 59115897 A JP59115897 A JP 59115897A JP 11589784 A JP11589784 A JP 11589784A JP S60257609 A JPS60257609 A JP S60257609A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- output
- npn
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3083—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the power transistors being of the same type
- H03F3/3086—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the power transistors being of the same type two power transistors being controlled by the input signal
- H03F3/3088—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the power transistors being of the same type two power transistors being controlled by the input signal with asymmetric control, i.e. one control branch containing a supplementary phase inverting transistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
ｔ−かＲ旧、＋座上Ｈ盟を圧ｈ 薦Ｉｒ畢道仕佑魯旧畝
に最適で省電力化を図ることができる出力回路に関する
ものでおる。
に最適で省電力化を図ることができる出力回路に関する
ものでおる。
半導体集積回路において、例えば、差動増幅器の出力を
インピーダンス変換して低インビーダン従来のこの種の
出力回路の一例を第１図に示し説明すると、図において
、１は電源電圧が印加される電源端子、２は出力が得ら
れる出力端子である６３は信号源、４．５はエミッタを
共通に接続したＮＰＮ ）ランジスタ、６はこのＮＰＮ
）ランジスタ４，５のエミッタ接続点と接地間に接続
された定電流源で、これらは差動増幅器７を構成してい
る。そして、この差動増幅器７におけるＮＰＮ）ランジ
シタ４．５の各ベースはそれぞれ信号源３に接続すれ、
ＮＰＮ）ランジスタ４のコレクタは電源端子１に接続さ
れ、ＮＰＮ）ランジスタ５のコレクタは負荷抵抗８を介
して電源端子１に接続されている。９は出力回路を構成
するＮＰＮ ）ランジスタで、そのコレクタは電源端子
１に接続され、エミッタは定電流源１０を介して接地さ
れると共に、出力端子２に接続され、ベースはＮＰＮ
）ランジスタ５のコレクタと負荷抵抗８の接続点に接続
されている。そして、この出力端子２は抵抗値ＲＬの負
荷１１とコンデンサ１２を直列に介して接地されている
。
インピーダンス変換して低インビーダン従来のこの種の
出力回路の一例を第１図に示し説明すると、図において
、１は電源電圧が印加される電源端子、２は出力が得ら
れる出力端子である６３は信号源、４．５はエミッタを
共通に接続したＮＰＮ ）ランジスタ、６はこのＮＰＮ
）ランジスタ４，５のエミッタ接続点と接地間に接続
された定電流源で、これらは差動増幅器７を構成してい
る。そして、この差動増幅器７におけるＮＰＮ）ランジ
シタ４．５の各ベースはそれぞれ信号源３に接続すれ、
ＮＰＮ）ランジスタ４のコレクタは電源端子１に接続さ
れ、ＮＰＮ）ランジスタ５のコレクタは負荷抵抗８を介
して電源端子１に接続されている。９は出力回路を構成
するＮＰＮ ）ランジスタで、そのコレクタは電源端子
１に接続され、エミッタは定電流源１０を介して接地さ
れると共に、出力端子２に接続され、ベースはＮＰＮ
）ランジスタ５のコレクタと負荷抵抗８の接続点に接続
されている。そして、この出力端子２は抵抗値ＲＬの負
荷１１とコンデンサ１２を直列に介して接地されている
。
このように構成された出力回路における動作を電流の流
れを示す説明図である第２図（ａ） 、 （ｂ）を参照
して説明する。
れを示す説明図である第２図（ａ） 、 （ｂ）を参照
して説明する。
才ず、差動増幅器７の動作は一般によく知られているの
で、その詳細な説明は省略するが、 ＮＰＮトランジス
タ４，５の各ベースに信号源３から入力を印加し１．差
動出力をＮＰＮ ）ランジスタ５のコレクタから得るも
のである。
で、その詳細な説明は省略するが、 ＮＰＮトランジス
タ４，５の各ベースに信号源３から入力を印加し１．差
動出力をＮＰＮ ）ランジスタ５のコレクタから得るも
のである。
そして、出力端子２に抵抗値ＲＬの負荷１１が接続され
、出力振幅が２Ｖｐ −Ｐの正弦波の場合を考えると、
正弦波の１正〃の半サイクルのときには、第２図（ａ）
の矢印にて示すように、出力回路から負荷１１の抵抗に
向って電流が流れ、′負〃の半サイクルのときには、第
２図中）の矢印にて示すように、負荷１１の抵抗から出
力回路に向って電流が流れることになる。
、出力振幅が２Ｖｐ −Ｐの正弦波の場合を考えると、
正弦波の１正〃の半サイクルのときには、第２図（ａ）
の矢印にて示すように、出力回路から負荷１１の抵抗に
向って電流が流れ、′負〃の半サイクルのときには、第
２図中）の矢印にて示すように、負荷１１の抵抗から出
力回路に向って電流が流れることになる。
したがって、出力回路のＮＰＮ）ランジスタ９を流れる
電流は、正弦波の１正“のピーク時の（工０＋２／２Ｒ
Ｌ）アンペアから１負Ｉのピーク時の（Ｔｏ−２／２Ｒ
，、）アンペアまで変化することになる。ここで、Ｔｏ
は定電流源１０の電流値である。
電流は、正弦波の１正“のピーク時の（工０＋２／２Ｒ
Ｌ）アンペアから１負Ｉのピーク時の（Ｔｏ−２／２Ｒ
，、）アンペアまで変化することになる。ここで、Ｔｏ
は定電流源１０の電流値である。
また、正弦波の１負〃のピーク時にＮＰＮ ）ランジス
タ９がカットオフしないためにはＩＯ＞２／２ＲＬの電
流を常時、定電流源１０は流す必要がある。
タ９がカットオフしないためにはＩＯ＞２／２ＲＬの電
流を常時、定電流源１０は流す必要がある。
このように、従来の出力回路においては、出力振幅に応
じた電流がＮＰＮ）ランジスタ９を流れ、したがって、
電源電流が出力振幅に応じて変動し、定電流の瞠も多く
流しておく必要があるという欠点があった。
じた電流がＮＰＮ）ランジスタ９を流れ、したがって、
電源電流が出力振幅に応じて変動し、定電流の瞠も多く
流しておく必要があるという欠点があった。
本発明は以上の点に鑑み、このような問題を解決すると
共にかかる欠点を除去すべくなされたもので、その目的
は簡単な回路構成によって、出力トランジスタを出力の
振幅によらず同じ電流で動作させることができ、また、
電流の減少を図ることができ、省電力化を実現すること
ができる出力回路を提供することにある。
共にかかる欠点を除去すべくなされたもので、その目的
は簡単な回路構成によって、出力トランジスタを出力の
振幅によらず同じ電流で動作させることができ、また、
電流の減少を図ることができ、省電力化を実現すること
ができる出力回路を提供することにある。
このような目的を達成するため、本発明は、差動増幅器
の負荷として負荷抵抗とダイオードを直列に接続したも
のを用い、上記負荷抵抗とダイオードの接続点をコレク
タが電源に接続された第１のトランジスタのベースに接
続し、上記ダイオードの他端をエミッタが抵抗を介して
上記電源に接続されかつ上記第１のトランジスタとは極
性の異なる第２のトランジスタのベースに接続し、上記
第１のトランジスタのエミッタと上記第２のトランジス
タのコレクタとの間に上記第１のトランジスタの極性と
同じ極性の第３のトランジスタを用いた電流ミラー回路
を接続し、上記第１のトランジスタのエミッタから出力
を取り出すようにしたものである。
の負荷として負荷抵抗とダイオードを直列に接続したも
のを用い、上記負荷抵抗とダイオードの接続点をコレク
タが電源に接続された第１のトランジスタのベースに接
続し、上記ダイオードの他端をエミッタが抵抗を介して
上記電源に接続されかつ上記第１のトランジスタとは極
性の異なる第２のトランジスタのベースに接続し、上記
第１のトランジスタのエミッタと上記第２のトランジス
タのコレクタとの間に上記第１のトランジスタの極性と
同じ極性の第３のトランジスタを用いた電流ミラー回路
を接続し、上記第１のトランジスタのエミッタから出力
を取り出すようにしたものである。
以下、図面に基づき本発明の実施例を詳細に説明する。
第３図は本発明による出力回路の一実施例を示す回路図
である。
である。
この第３図において第１図と同一符号のものは相当部分
を示し、１３はエミッタが抵抗１４を介して電源端子１
に接続されたＰＮＰ）ランジスタである。１５は負荷抵
抗、１６はこの負荷抵抗１５に直列接続されたダイオー
ドで、これらは差動増幅器ＴＯ負負荷してＮＰＮ）ラン
ジスタ５のコレクタと電源端子１との間に接続され、そ
の負荷抵抗１５とダイオード１６の接続点はＮＰＮ ト
ランジスタ９のベースに接続され、また、ダイオード１
６のカソード側はＰＮＰ）ランジスタ１３のベースに接
続されている。１７はＮＰＮ ）ランジスタ９のエミッ
タとＰＮＰ ）ランジスタ１３のコレクタとの間に接続
された電流ミラー回路で５．ＰＮＰ）ランジスタ１３の
コレクタと接地との間に接続されたダイオード１８と、
コレクタがＮＰＮ）ランジスタ９のエミッタに接続され
、エミッタが接地されベースがＰＮＰ）ランジスタ１３
のコレクタとダイオード１８の接続点に接続されたＮＰ
Ｎ）ランジスタ１９によって構成されている。
を示し、１３はエミッタが抵抗１４を介して電源端子１
に接続されたＰＮＰ）ランジスタである。１５は負荷抵
抗、１６はこの負荷抵抗１５に直列接続されたダイオー
ドで、これらは差動増幅器ＴＯ負負荷してＮＰＮ）ラン
ジスタ５のコレクタと電源端子１との間に接続され、そ
の負荷抵抗１５とダイオード１６の接続点はＮＰＮ ト
ランジスタ９のベースに接続され、また、ダイオード１
６のカソード側はＰＮＰ）ランジスタ１３のベースに接
続されている。１７はＮＰＮ ）ランジスタ９のエミッ
タとＰＮＰ ）ランジスタ１３のコレクタとの間に接続
された電流ミラー回路で５．ＰＮＰ）ランジスタ１３の
コレクタと接地との間に接続されたダイオード１８と、
コレクタがＮＰＮ）ランジスタ９のエミッタに接続され
、エミッタが接地されベースがＰＮＰ）ランジスタ１３
のコレクタとダイオード１８の接続点に接続されたＮＰ
Ｎ）ランジスタ１９によって構成されている。
つぎにこの第３図に示す実施例の動作を電流の流れを示
す第４図を参照して説明する。
す第４図を参照して説明する。
まず、電流ミラー回路１７に流れる電流はＰＮＰトラン
ジスタ１３によって設定されているために、出力の１正
”の半サイクル時にはＰＮＰ）ランジスタ１３のエミッ
タ電位が上昇するため、エミッタ抵抗（抵抗１４）の両
端の電位差社減少し、、ＰＮＰ ）ランジスタ１３のコ
レクタ電流が減少するので、電流ミラー回路１７に流れ
る電流１１（第４図に示す電流工１参照）は減少するこ
とになる。
ジスタ１３によって設定されているために、出力の１正
”の半サイクル時にはＰＮＰ）ランジスタ１３のエミッ
タ電位が上昇するため、エミッタ抵抗（抵抗１４）の両
端の電位差社減少し、、ＰＮＰ ）ランジスタ１３のコ
レクタ電流が減少するので、電流ミラー回路１７に流れ
る電流１１（第４図に示す電流工１参照）は減少するこ
とになる。
−万、出力のＮＰＮトランジスタ９から第４図の負荷１
１の抵抗に流れる電流ｒｓは第１図に示す従来回路と同
様に増加するために、出力のＮＰＮ）ランジスタ９に流
れる電流工］ ＋Ｉ、けあまり変化しないことになる。
１の抵抗に流れる電流ｒｓは第１図に示す従来回路と同
様に増加するために、出力のＮＰＮ）ランジスタ９に流
れる電流工］ ＋Ｉ、けあまり変化しないことになる。
逆に、出力のゝ負〃の半サイクル時には、電流Ｉｓが減
少してゆくのに対して、電流工１が増加してゆき、矢張
り、出力のＮＰＮ）ランジスタ９に流れる電流１１＋１
．は変化しないことになる。
少してゆくのに対して、電流工１が増加してゆき、矢張
り、出力のＮＰＮ）ランジスタ９に流れる電流１１＋１
．は変化しないことになる。
また、第１図に示す従来回路においては、振幅の１負“
の最大値を想定して、多めの電流を定電流源１０が常時
、流しているのに対し、この第３図に示す本発明の実施
例回路では、信号に応じて電流が変化する電流源を用い
ているため、無駄な電流を流しておく必要がなく、省電
力化を図ることができる。
の最大値を想定して、多めの電流を定電流源１０が常時
、流しているのに対し、この第３図に示す本発明の実施
例回路では、信号に応じて電流が変化する電流源を用い
ているため、無駄な電流を流しておく必要がなく、省電
力化を図ることができる。
このように、本発明は、出力回路における出力トランジ
スタの動作点の変動をおさえ、かつ電流を減少するため
に定電流回路のかわりに、信号に応じて電流が変化する
電流源を用いることにより、出力トランジスタに流れる
電流の変動を小さくし、また、最適の電流を流すことに
より全体の電流を減少することができる。
スタの動作点の変動をおさえ、かつ電流を減少するため
に定電流回路のかわりに、信号に応じて電流が変化する
電流源を用いることにより、出力トランジスタに流れる
電流の変動を小さくし、また、最適の電流を流すことに
より全体の電流を減少することができる。
なお、上記実施例においてはトランジスタ９゜１９とし
てＮＰＮ型極性のトランジスタを用い、トランジスタ１
３としてＰＮＰ型極性のトランジスタを用いた場合を例
にとって説明したが、本発明はこれに限定されるもので
はな（、ＮＰＮ）ランジスタとＰＮＰ ）ランジスタを
置き換えても同様の利点があることは言うまでもない。
てＮＰＮ型極性のトランジスタを用い、トランジスタ１
３としてＰＮＰ型極性のトランジスタを用いた場合を例
にとって説明したが、本発明はこれに限定されるもので
はな（、ＮＰＮ）ランジスタとＰＮＰ ）ランジスタを
置き換えても同様の利点があることは言うまでもない。
この場合には電源の極性とダイオード接続の極性を逆に
すればよい。
すればよい。
以上の説明より明らかなように、本発明によれば、複雑
な手段を用いることなく、信号に応じて電流が変化する
電流源を用いた簡単な回路構成によって、出力トランジ
スタを出力の振幅によらず、同じ電流で動作させること
ができ、また、電流の減少を図ることができ、省電力化
を実現することができるので、実用上の効果は極めて犬
である。
な手段を用いることなく、信号に応じて電流が変化する
電流源を用いた簡単な回路構成によって、出力トランジ
スタを出力の振幅によらず、同じ電流で動作させること
ができ、また、電流の減少を図ることができ、省電力化
を実現することができるので、実用上の効果は極めて犬
である。
第１図は従来の出力回路の一例を示す回路図、第２図は
第１図の電流の流れを示す動作説明図、第３図は本発明
による出力回路の一実施例を示す回路図、第４図は第３
図の電流の流れを示す動作説明図である。 ７・＠−・差動増幅器、９Φ・・−ＮＰＮ）ランジスタ
、１３・・・・ＰＮＰ ）ランジスタ、１４゜１５−・
−−抵抗、１６・９・彎タイオート、１７争・争・電流
ミラー回路、１８１１−拳・ダイオード、１９・中・・
ＮＰＮ ）ランジスタ。 代 理 人 大 岩 増 雄 第２図 ｉ’１ １１ 第３図 第４図
第１図の電流の流れを示す動作説明図、第３図は本発明
による出力回路の一実施例を示す回路図、第４図は第３
図の電流の流れを示す動作説明図である。 ７・＠−・差動増幅器、９Φ・・−ＮＰＮ）ランジスタ
、１３・・・・ＰＮＰ ）ランジスタ、１４゜１５−・
−−抵抗、１６・９・彎タイオート、１７争・争・電流
ミラー回路、１８１１−拳・ダイオード、１９・中・・
ＮＰＮ ）ランジスタ。 代 理 人 大 岩 増 雄 第２図 ｉ’１ １１ 第３図 第４図
Claims (1)
- 差動増幅器の負荷として負荷抵抗とダイオードを直列に
接続したものを用い、前記負荷抵抗とダイオードの接続
点をコレクタが電源に接続された第１のトランジスタの
ベースに接続し、前記ダイオードの他端をエミッタが抵
抗を介して前記電源に接続されかつ前記第１のトランジ
スタとは極性の異なる第２のトランジスタのベースに接
続し、前記第１のトランジスタのエミッタと前記第２の
トランジスタのコレクタとの間に前記第１のトランジス
タの極性と同じ極性の第３のトランジスタを用いた電流
ミラー回路を接続し、前記第１のトランジスタのエミッ
タから出力を取り出すようにしたことを特徴とする出力
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59115897A JPS60257609A (ja) | 1984-06-04 | 1984-06-04 | 出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59115897A JPS60257609A (ja) | 1984-06-04 | 1984-06-04 | 出力回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60257609A true JPS60257609A (ja) | 1985-12-19 |
Family
ID=14673903
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59115897A Pending JPS60257609A (ja) | 1984-06-04 | 1984-06-04 | 出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60257609A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62232205A (ja) * | 1986-04-01 | 1987-10-12 | Nec Corp | 増幅回路 |
-
1984
- 1984-06-04 JP JP59115897A patent/JPS60257609A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62232205A (ja) * | 1986-04-01 | 1987-10-12 | Nec Corp | 増幅回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3686954B2 (ja) | モータの駆動回路 | |
| US6215356B1 (en) | Power amplifier arrangement | |
| JPH02288607A (ja) | 演算増幅器用出力段 | |
| JPS6325710A (ja) | トランジスタ回路 | |
| JPS60257609A (ja) | 出力回路 | |
| US3989997A (en) | Absolute-value circuit | |
| JPS5915124Y2 (ja) | 電力増幅回路 | |
| JP2908149B2 (ja) | 演算増幅器 | |
| JPS6221310A (ja) | 電流定倍回路 | |
| JP3273744B2 (ja) | スイッチング素子駆動回路 | |
| JPH03744Y2 (ja) | ||
| JPH0419881Y2 (ja) | ||
| JPS6119536Y2 (ja) | ||
| JPS6342593Y2 (ja) | ||
| JPH04225618A (ja) | 比較回路 | |
| JPS6119537Y2 (ja) | ||
| JPH0637615A (ja) | 電流切替形駆動制御回路 | |
| JPS60106225A (ja) | スイツチング回路 | |
| JPH05327368A (ja) | 増幅回路 | |
| JPH0793545B2 (ja) | 直流電力増幅回路 | |
| JPS5834044B2 (ja) | 増幅器 | |
| JPH08237044A (ja) | プッシュプル回路 | |
| JPS63304706A (ja) | リミタ増幅回路 | |
| JPH0766635A (ja) | 差動増幅回路 | |
| JPS58104509A (ja) | 電力増幅器 |