JPS6026477A - ドライブ回路 - Google Patents
ドライブ回路Info
- Publication number
- JPS6026477A JPS6026477A JP58135539A JP13553983A JPS6026477A JP S6026477 A JPS6026477 A JP S6026477A JP 58135539 A JP58135539 A JP 58135539A JP 13553983 A JP13553983 A JP 13553983A JP S6026477 A JPS6026477 A JP S6026477A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- transistors
- transistor
- output
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002441 reversible effect Effects 0.000 claims abstract description 13
- 238000009877 rendering Methods 0.000 claims 1
- 230000001960 triggered effect Effects 0.000 abstract description 2
- 230000004069 differentiation Effects 0.000 abstract 1
- 238000001514 detection method Methods 0.000 description 15
- 239000003990 capacitor Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000005284 excitation Effects 0.000 description 1
- OOYGSFOGFJDDHP-KMCOLRRFSA-N kanamycin A sulfate Chemical group OS(O)(=O)=O.O[C@@H]1[C@@H](O)[C@H](O)[C@@H](CN)O[C@@H]1O[C@H]1[C@H](O)[C@@H](O[C@@H]2[C@@H]([C@@H](N)[C@H](O)[C@@H](CO)O2)O)[C@H](N)C[C@@H]1N OOYGSFOGFJDDHP-KMCOLRRFSA-N 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- RYMZZMVNJRMUDD-HGQWONQESA-N simvastatin Chemical compound C([C@H]1[C@@H](C)C=CC2=C[C@H](C)C[C@@H]([C@H]12)OC(=O)C(C)(C)CC)C[C@@H]1C[C@@H](O)CC(=O)O1 RYMZZMVNJRMUDD-HGQWONQESA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P7/00—Arrangements for regulating or controlling the speed or torque of electric DC motors
- H02P7/06—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual DC dynamo-electric motor by varying field or armature current
- H02P7/18—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual DC dynamo-electric motor by varying field or armature current by master control with auxiliary power
- H02P7/24—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual DC dynamo-electric motor by varying field or armature current by master control with auxiliary power using discharge tubes or semiconductor devices
- H02P7/28—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual DC dynamo-electric motor by varying field or armature current by master control with auxiliary power using discharge tubes or semiconductor devices using semiconductor devices
- H02P7/285—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual DC dynamo-electric motor by varying field or armature current by master control with auxiliary power using discharge tubes or semiconductor devices using semiconductor devices controlling armature supply only
- H02P7/288—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual DC dynamo-electric motor by varying field or armature current by master control with auxiliary power using discharge tubes or semiconductor devices using semiconductor devices controlling armature supply only using variable impedance
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Motor And Converter Starters (AREA)
- Control Of Direct Current Motors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、ドライブ回路、特にブリッジに構成された
トランジスタ回路によって被駆動体を駆動するドライブ
回路に関する。
トランジスタ回路によって被駆動体を駆動するドライブ
回路に関する。
従来よ、ｂｔ磁ソレノイドまたは可逆モータ等を正逆に
駆動するためトランジスタをブリッジに接続し出力部に
流れる電流方向を正逆に変えて゛ααメソレノイドび可
逆モータを正逆駆動するドライブ回路は知られている。
駆動するためトランジスタをブリッジに接続し出力部に
流れる電流方向を正逆に変えて゛ααメソレノイドび可
逆モータを正逆駆動するドライブ回路は知られている。
ところが従来のト”ライブ回路では正逆切シ換えのとき
トランジスタのＯＮ、 ＯＦＦ時間のノ々ラツキにより
短時間ではあるが負荷を通過し、ないトランジスタの直
夕１］回路に大電流が流れ長時間の使用中にこの大電流
によりトランジスタが破壊される欠点７５Ｅある。
トランジスタのＯＮ、 ＯＦＦ時間のノ々ラツキにより
短時間ではあるが負荷を通過し、ないトランジスタの直
夕１］回路に大電流が流れ長時間の使用中にこの大電流
によりトランジスタが破壊される欠点７５Ｅある。
従って、この発明の目的は正逆切シ換え時に不所望な大
電流がトランジスタに流れないようにしたドライブ回路
を提供することにある。
電流がトランジスタに流れないようにしたドライブ回路
を提供することにある。
以下図面を参照してこの発明の詳細な説明する。
第１図の回路によると、制御信号を出力する制御回路（
例えばＣＰＵ ） １１の端子Ａｏ及びＡ１はデコーダ
（例えばＰＲＯＭ ） ７２の端子Ａ。
例えばＣＰＵ ） １１の端子Ａｏ及びＡ１はデコーダ
（例えばＰＲＯＭ ） ７２の端子Ａ。
及びＡ１に接続される。制御回路１１にはこの制御回路
１ノの暴走を検出する暴走検出回路１３が接続される。
１ノの暴走を検出する暴走検出回路１３が接続される。
制御回路１１の出力端子はまた、制御信号の変化を検出
する信号変化検出回路１４に接続される。この検出回路
１４においては端子ＡＯ及びＡ１がキャパシタ１５及び
１６の一方端子に夫々直接接続されると共にインバータ
１７及び１８を夫々介してキャノ９シタ１９及び２０の
一方端子に接続される。キャパシタ１５．１６．１９及
び２０の他方端子は直列抵抗回路２１，２２．２３及び
２４の抵抗接続点に夫々接続されると共にＡＮＤゲート
２５０入力端子に接続される。ＡＮＤダート２５の出力
端子は単安定マルチバイブレータ２６に接続される。単
安定マルチバイブレータ２６の出力端子、即ち、検出回
路１４の出力端子はデコーダ１２の端子Ａ２に接続され
る。デコーダ１２の端子Ａ３には暴走検出回路１３の出
力端子が接デコーダ１２の出力端子ＤＯ、Ｄｓ 、１）
２及びＤｓはトランジスタブリツノ回路２７の抵抗２Ｆ
＋、２９．３０及び３１の一端に夫々接続される。抵抗
２Ｂ、２９．３０及び３Ｉの他端はトランジスタ３２，
３３．３４及び３５のペースに夫々接続される。トラン
ジスタ３２乃至３５のエミッタは接地され、トランジス
タ３２及び３３のコレクタは抵抗３６及び３７を夫々介
してトランジスタ３８及び３９のペースに接続される。
する信号変化検出回路１４に接続される。この検出回路
１４においては端子ＡＯ及びＡ１がキャパシタ１５及び
１６の一方端子に夫々直接接続されると共にインバータ
１７及び１８を夫々介してキャノ９シタ１９及び２０の
一方端子に接続される。キャパシタ１５．１６．１９及
び２０の他方端子は直列抵抗回路２１，２２．２３及び
２４の抵抗接続点に夫々接続されると共にＡＮＤゲート
２５０入力端子に接続される。ＡＮＤダート２５の出力
端子は単安定マルチバイブレータ２６に接続される。単
安定マルチバイブレータ２６の出力端子、即ち、検出回
路１４の出力端子はデコーダ１２の端子Ａ２に接続され
る。デコーダ１２の端子Ａ３には暴走検出回路１３の出
力端子が接デコーダ１２の出力端子ＤＯ、Ｄｓ 、１）
２及びＤｓはトランジスタブリツノ回路２７の抵抗２Ｆ
＋、２９．３０及び３１の一端に夫々接続される。抵抗
２Ｂ、２９．３０及び３Ｉの他端はトランジスタ３２，
３３．３４及び３５のペースに夫々接続される。トラン
ジスタ３２乃至３５のエミッタは接地され、トランジス
タ３２及び３３のコレクタは抵抗３６及び３７を夫々介
してトランジスタ３８及び３９のペースに接続される。
トランジスタ３４及び３５のコレクタはトランジスタ４
０及び４ノのペースに夫々接続される。トランジスタ３
８のコレクタ及びトランジスタのエミッタは互に接続さ
れると共にソレノイ−４２の一端に接続され、トランジ
スタ３９のコレクタ及びトランジスタ４１のエミッタは
互に接続されソレノイド９４２の他端ニ接続される。
０及び４ノのペースに夫々接続される。トランジスタ３
８のコレクタ及びトランジスタのエミッタは互に接続さ
れると共にソレノイ−４２の一端に接続され、トランジ
スタ３９のコレクタ及びトランジスタ４１のエミッタは
互に接続されソレノイド９４２の他端ニ接続される。
上記Ｐライブ回路においてデコーダ１２は下記のような
関係で入力信号をデコート１するように構成されている
。
関係で入力信号をデコート１するように構成されている
。
従って、制御回路１１から第２図に示すような信号Ａ。
及びＡ１が出力された場合ドライブ回路は次のように動
作する。即ち、信号ＡＯ及びＡ１が１．１で一定してい
るときＡＮＤダート２５の出力信号Ｂは一定しておシ、
単安定マルチ２６の出力信号Ａ２はＯレベルとなってい
るＯこのとき暴走検出回路１３の出力信号Ａ３が非暴走
を表わす０”レベルであるとデコーダ１２は上記表よυ
ｏｏｏｏを出力する。この場合、トランジスタ３２乃至
３５のいずれもＯＮしない。即ち、ソレノイド４２は励
磁されない。
作する。即ち、信号ＡＯ及びＡ１が１．１で一定してい
るときＡＮＤダート２５の出力信号Ｂは一定しておシ、
単安定マルチ２６の出力信号Ａ２はＯレベルとなってい
るＯこのとき暴走検出回路１３の出力信号Ａ３が非暴走
を表わす０”レベルであるとデコーダ１２は上記表よυ
ｏｏｏｏを出力する。この場合、トランジスタ３２乃至
３５のいずれもＯＮしない。即ち、ソレノイド４２は励
磁されない。
信号Ａｏが０レベルに変化すると検出回路１４は信号Ａ
ｏのレベル変化を検出しＡＮＤゲート２５の出力信号Ｂ
は第２図に示すような微分信号となる。この信号Ｂによ
って単安定マルチ２６はトリガされ一定パルス幅の１１
＃レベル信号を出力する。従って、デコーダ１２０入力
は０１１０となシ、その出力は００００のままであｐト
ランジスタ３２乃至３５はＯＦＦに維持される。単安定
マルチ２６の出力信号Ａ２が一定時間後に″０″レベル
になるとデコーダ１２の入力Ａｏ乃至Ａ３は０１００と
な）出力り。
ｏのレベル変化を検出しＡＮＤゲート２５の出力信号Ｂ
は第２図に示すような微分信号となる。この信号Ｂによ
って単安定マルチ２６はトリガされ一定パルス幅の１１
＃レベル信号を出力する。従って、デコーダ１２０入力
は０１１０となシ、その出力は００００のままであｐト
ランジスタ３２乃至３５はＯＦＦに維持される。単安定
マルチ２６の出力信号Ａ２が一定時間後に″０″レベル
になるとデコーダ１２の入力Ａｏ乃至Ａ３は０１００と
な）出力り。
乃至Ｄ３は１００１となる。この結果、トランジスタ３
２及び３５がＯＮになシ、これに伴ってトランジスタ３
８及び４１がＯＮになる。従って、トランジスタ３８、
ソレノイド４２及びトランジスタ４１を介して電流が流
れソレノイド４２が正方向に励磁される。この状態にお
いて制御回路１ノの制御信号Ａ１が第２図に示すように
″０″レベルになるとこの信号Ａｌのレベル変化が検出
回路１４によって検出されＡＮＤゲート２５は微分信号
Ｂを出力し単安定マルチ２６をトリがする。従って、デ
コーダ１２０入力人。
２及び３５がＯＮになシ、これに伴ってトランジスタ３
８及び４１がＯＮになる。従って、トランジスタ３８、
ソレノイド４２及びトランジスタ４１を介して電流が流
れソレノイド４２が正方向に励磁される。この状態にお
いて制御回路１ノの制御信号Ａ１が第２図に示すように
″０″レベルになるとこの信号Ａｌのレベル変化が検出
回路１４によって検出されＡＮＤゲート２５は微分信号
Ｂを出力し単安定マルチ２６をトリがする。従って、デ
コーダ１２０入力人。
乃至Ａ３は一定時間だけ、ｐ−，０１０となシ出力Ｄｏ
乃至Ｄ３は００００となる。従って、単安定マルチ２６
０時定数の時間においてトランジスタ３２乃至３５並び
に３６．３７．４０及び４１は全てＯＦＦとなる。即ち
、これらトランジスタのＯＮ、 ＯＦＦ時間に多少のバ
ラツキがあっても全てのトランジスタが完全にＯＦＦに
なるまでＯＮ信号が供給されない。即ち、上記動作にお
いてＯＮになっていたトランジスタ３２ｒ３５＋３８及
び４ノが完全にＯＦＦになるまでＯＮ信号が供給されな
い。単安定マルチ２６の信号Ａ２が一定時間後に゛′０
″レベルとなるとデコーダ１２の入力ＡＯ乃至ＡｓＦｉ
ｏｏｏｏとなシ出力Ｄｏ乃至Ｄ８が０１１０となる。従
って、トランジスタ３３乃至３４がＯＮにな如、これに
伴ってトランジスタ３９及び４０がＯＮになる。故ち、
励磁電流がトランジスタ３ｇ、ソレノイド４２及びトラ
ンジスタ４σを介して逆方向に流れ、ソレノイド４２が
逆極性に励磁される。
乃至Ｄ３は００００となる。従って、単安定マルチ２６
０時定数の時間においてトランジスタ３２乃至３５並び
に３６．３７．４０及び４１は全てＯＦＦとなる。即ち
、これらトランジスタのＯＮ、 ＯＦＦ時間に多少のバ
ラツキがあっても全てのトランジスタが完全にＯＦＦに
なるまでＯＮ信号が供給されない。即ち、上記動作にお
いてＯＮになっていたトランジスタ３２ｒ３５＋３８及
び４ノが完全にＯＦＦになるまでＯＮ信号が供給されな
い。単安定マルチ２６の信号Ａ２が一定時間後に゛′０
″レベルとなるとデコーダ１２の入力ＡＯ乃至ＡｓＦｉ
ｏｏｏｏとなシ出力Ｄｏ乃至Ｄ８が０１１０となる。従
って、トランジスタ３３乃至３４がＯＮにな如、これに
伴ってトランジスタ３９及び４０がＯＮになる。故ち、
励磁電流がトランジスタ３ｇ、ソレノイド４２及びトラ
ンジスタ４σを介して逆方向に流れ、ソレノイド４２が
逆極性に励磁される。
次に、制御回路１ノの出力信号Ａ。ＩＡＩ が共にｌ”
レベルになると丙びデコーダ１２の出力Ｄｏ乃至Ｄ８は
００００となシトランノスタ３３及び３４並びに、３９
及び４ｏがＯＦＦとなる。即ち、全てのトランジスタが
ＯＦＦトする。
レベルになると丙びデコーダ１２の出力Ｄｏ乃至Ｄ８は
００００となシトランノスタ３３及び３４並びに、３９
及び４ｏがＯＦＦとなる。即ち、全てのトランジスタが
ＯＦＦトする。
この後は最初の状態に戻る。尚、ドライブ回路の動作中
に制御回路１１が暴走し暴走検出回路１３が”１”レベ
ルの暴走検出信号を出力してもトランジスタ回路２７は
ＯＦＦにされる。
に制御回路１１が暴走し暴走検出回路１３が”１”レベ
ルの暴走検出信号を出力してもトランジスタ回路２７は
ＯＦＦにされる。
次に、第３図を参照して他の実施例を説明する。この実
施例では、制御回路１１の出力端子Ａｏはデコーダ１１
２のインバータ１１３ｆｔ介してＡＮＤダート１１４及
び１１５の第１入力端子に接続され、出力端子ＡＩはＡ
ＮＤゲート１１４の第２入力端子に接続されると共にイ
ンバータ１１６を介してＡＮＤダート１１５の第２入力
端子に接続される。また、端子ＡＯ及びＡｌは検出回路
１１４のインバータ１１７及び１１８を夫々介して微分
回路１１９及び１２０に接続されると共に直接に微分回
路１２１及び１２２に接続される。微分回路１１９及び
１２０にはＡＮＤゲート１２３及び１２４が接続され、
微分回路１２１及び１２２にはＯＲダート１２５及び１
２６が接続される。ＡＮＤ ｒ−ト１２３ 、１２４及
びＯＲデート１２５，１２６の出力端子はＯＲゲート１
２７に入力端子に接続される。ＯＲダート１２７の出力
端子は単安定マルチバイブレータ１２８に接続される。
施例では、制御回路１１の出力端子Ａｏはデコーダ１１
２のインバータ１１３ｆｔ介してＡＮＤダート１１４及
び１１５の第１入力端子に接続され、出力端子ＡＩはＡ
ＮＤゲート１１４の第２入力端子に接続されると共にイ
ンバータ１１６を介してＡＮＤダート１１５の第２入力
端子に接続される。また、端子ＡＯ及びＡｌは検出回路
１１４のインバータ１１７及び１１８を夫々介して微分
回路１１９及び１２０に接続されると共に直接に微分回
路１２１及び１２２に接続される。微分回路１１９及び
１２０にはＡＮＤゲート１２３及び１２４が接続され、
微分回路１２１及び１２２にはＯＲダート１２５及び１
２６が接続される。ＡＮＤ ｒ−ト１２３ 、１２４及
びＯＲデート１２５，１２６の出力端子はＯＲゲート１
２７に入力端子に接続される。ＯＲダート１２７の出力
端子は単安定マルチバイブレータ１２８に接続される。
単安定マルチ１２８の出力端子はデコーダ１１２のイン
バータ１２９を介してＡＮＤ ｆ−ト１１４及びｚ１５
の第３入力端子に接続される。暴走検出回路１３の出力
端子はインノ々−夕１３０を介してＡＮＤダート１１４
及び１１５の入力端子に接続される。
バータ１２９を介してＡＮＤ ｆ−ト１１４及びｚ１５
の第３入力端子に接続される。暴走検出回路１３の出力
端子はインノ々−夕１３０を介してＡＮＤダート１１４
及び１１５の入力端子に接続される。
ＡＮＤダート１１４及び１１５の出力端子はインバータ
１３１及び１３２を介してトランシスタブリッジ回路１
３３に接続される。
１３１及び１３２を介してトランシスタブリッジ回路１
３３に接続される。
トランジスタプリツノ回路１３３にはブリッジ接続され
た４個のスイッチングトランジスタ１３４ 、 Ｉ Ｊ
５ 、１ 、？ ６及び１３７が設けられる。これら
スイッチングトランジスタ１３４乃至１３７のペースに
はホトカプラ１３８乃至１４１が接続される。ホトカプ
ラ１３８及び１４１の入力部はデコーダ１１２のインバ
ータ１３１の出力端子に接続され、ホトカプラ１３ｇ及
び１４０はインバータ１３２の出力端子に接続される。
た４個のスイッチングトランジスタ１３４ 、 Ｉ Ｊ
５ 、１ 、？ ６及び１３７が設けられる。これら
スイッチングトランジスタ１３４乃至１３７のペースに
はホトカプラ１３８乃至１４１が接続される。ホトカプ
ラ１３８及び１４１の入力部はデコーダ１１２のインバ
ータ１３１の出力端子に接続され、ホトカプラ１３ｇ及
び１４０はインバータ１３２の出力端子に接続される。
トランシスタブリッジ回路１３３の出力部には可逆モー
タ１４２が接続される。
タ１４２が接続される。
第３図の実施例において、第２図に示す信号Ａｏ及びＡ
、が供給されるとまず最初では信号Ａｏ 、Ａ、、Ａ２
及びｈｓが１１００であるのでＡＮＤダート１１４及び
１１５の出力信号はＯＯであシ、従ってホトカプラ１３
８乃至１４１はＯＦＦとなっておｐｌこれに伴ってスイ
ッチングトランジスタ１３４乃至１３７はＯＦＦになっ
ている。次に信号Ａ０が゛′０″レベルになると信号Ａ
ｏの立下シ時に微分信号がＯＲケート１２７を介して単
安定マルチ１２８に供給され単安定マルチ１２８は一定
時間″′１”レベルの信号Ａ２を出力する。仁の場合も
ＡＮＤダート１１４及び１１５の出力はＯＯである。一
定時間後に信号Ａ２が立下るとＡＮＤ）ｔ” −） １
１４及び１１５の出力は１０となり、ホトカプラ１３８
及び１４ノがＯＮとなシ、これに伴ってトランジスタ１
３４及び１３７がＯＮになる。従って、モータ１４２は
正転方向に駆動電流が流れる。この状態において、制御
回路１ノの信号ＡＯ＋、ＡＩが０．０となると信号Ａ１
の立下シにおいて信号Ａ２が″１＃レベルとな１届Ｄダ
ート１１４の出力が″０＃レベルとなる。従って、ホト
カプラ１３８，１４１及びトランジスタ１３４及び１３
７はＯＦＦとなる。信号Ａ２が一定時間後に再び°′０
″レベルに戻るとＡＮＤゲート１１４及び１１５の出力
はＯｌとなる。従って、ホトカプラ１３９及び１４０が
ＯＮにな９トランジスタ１３５及び１３６がＯＮになる
。このため、モータ１４２には逆方向に駆動電流が流れ
モータ１４２は逆回転する。
、が供給されるとまず最初では信号Ａｏ 、Ａ、、Ａ２
及びｈｓが１１００であるのでＡＮＤダート１１４及び
１１５の出力信号はＯＯであシ、従ってホトカプラ１３
８乃至１４１はＯＦＦとなっておｐｌこれに伴ってスイ
ッチングトランジスタ１３４乃至１３７はＯＦＦになっ
ている。次に信号Ａ０が゛′０″レベルになると信号Ａ
ｏの立下シ時に微分信号がＯＲケート１２７を介して単
安定マルチ１２８に供給され単安定マルチ１２８は一定
時間″′１”レベルの信号Ａ２を出力する。仁の場合も
ＡＮＤダート１１４及び１１５の出力はＯＯである。一
定時間後に信号Ａ２が立下るとＡＮＤ）ｔ” −） １
１４及び１１５の出力は１０となり、ホトカプラ１３８
及び１４ノがＯＮとなシ、これに伴ってトランジスタ１
３４及び１３７がＯＮになる。従って、モータ１４２は
正転方向に駆動電流が流れる。この状態において、制御
回路１ノの信号ＡＯ＋、ＡＩが０．０となると信号Ａ１
の立下シにおいて信号Ａ２が″１＃レベルとな１届Ｄダ
ート１１４の出力が″０＃レベルとなる。従って、ホト
カプラ１３８，１４１及びトランジスタ１３４及び１３
７はＯＦＦとなる。信号Ａ２が一定時間後に再び°′０
″レベルに戻るとＡＮＤゲート１１４及び１１５の出力
はＯｌとなる。従って、ホトカプラ１３９及び１４０が
ＯＮにな９トランジスタ１３５及び１３６がＯＮになる
。このため、モータ１４２には逆方向に駆動電流が流れ
モータ１４２は逆回転する。
装置を制御する信号の変化を検出し、この検出信号に応
答してトランジスタブリッジ回路のトランジスタが一旦
全てＯＦＦになされるので被駆動装置の正逆切シ換え時
に被駆動装置を通らないでトラン・ゾスタに過大電流が
流れることがなくトランジスタの破壊が防止される。こ
れに伴って、電源回路が過電流によシ劣化されることが
なくしかも無駄な消費電流が抑制される。
答してトランジスタブリッジ回路のトランジスタが一旦
全てＯＦＦになされるので被駆動装置の正逆切シ換え時
に被駆動装置を通らないでトラン・ゾスタに過大電流が
流れることがなくトランジスタの破壊が防止される。こ
れに伴って、電源回路が過電流によシ劣化されることが
なくしかも無駄な消費電流が抑制される。
第１図はこの発明の一実施例に従ったドライブ回路の回
路図、第２図はドライブ回路の動作を説明するためのタ
イムチャート図、そして第３図は他の実施例に従ったド
ライブ回路の回路図である。 １１・・・制御回路、１２−・・デコーダ、１３・・・
暴走検出回路、１４・・・制御信号変化検出回路、２７
・・・トランジスタブリッジ回路、４２・・・ソレノイ
ド、１１２・・・デコーダ、１１４・・・制御信号変化
検出回路、１３３・・・トランジスタブリッジ回路、１
４２・・・可逆モータ。 出願人代理人 弁理士 鈴 江 武 彦特許庁長官 若
杉和夫 殿 １．事件の表示 特願昭５８−１３５５３９号 ２、Ｑ″ＡＱＡＱ名称５’ｌ’７、。８ｇ３、補正をす
る者 事件との関係 特許出願人 （０３７） 叶リンノ々ス光学工業株式会社明細書、図
面 ７、補正の内容
路図、第２図はドライブ回路の動作を説明するためのタ
イムチャート図、そして第３図は他の実施例に従ったド
ライブ回路の回路図である。 １１・・・制御回路、１２−・・デコーダ、１３・・・
暴走検出回路、１４・・・制御信号変化検出回路、２７
・・・トランジスタブリッジ回路、４２・・・ソレノイ
ド、１１２・・・デコーダ、１１４・・・制御信号変化
検出回路、１３３・・・トランジスタブリッジ回路、１
４２・・・可逆モータ。 出願人代理人 弁理士 鈴 江 武 彦特許庁長官 若
杉和夫 殿 １．事件の表示 特願昭５８−１３５５３９号 ２、Ｑ″ＡＱＡＱ名称５’ｌ’７、。８ｇ３、補正をす
る者 事件との関係 特許出願人 （０３７） 叶リンノ々ス光学工業株式会社明細書、図
面 ７、補正の内容
Claims (3)
- （１） 正及び逆に駆動される被駆動装置を制御する制
御信号を出力する制御信号出力手段と、この制御信号出
力手段の制御信号に従って前記被駆動装置に駆動エネル
ギーを供給するためブリ、ジに構成されたトランジスタ
回路手段と、前記制御信号出力手段の制御信号の変化を
検出し前記トランジスタ回路手段の全てのトランジスタ
を一定時間非導通にする手段とで構成されるドライブ回
路。 - （２） 前記被駆動装置は前記トランジスタ回路手段の
出力部に接続され正逆に駆動される晟磁ソレノイドであ
る特許請求の範囲第１項記載のドライブ回路。 - （３） 前記被駆動装置は前記トランジスタ回路手段の
出力部に接続される可逆モータである特許請求の範囲第
１項記載のドライブ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58135539A JPS6026477A (ja) | 1983-07-25 | 1983-07-25 | ドライブ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58135539A JPS6026477A (ja) | 1983-07-25 | 1983-07-25 | ドライブ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6026477A true JPS6026477A (ja) | 1985-02-09 |
Family
ID=15154143
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58135539A Pending JPS6026477A (ja) | 1983-07-25 | 1983-07-25 | ドライブ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6026477A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61191280A (ja) * | 1985-02-18 | 1986-08-25 | Toshiba Corp | ブラシモ−タ−の駆動制御回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5080422A (ja) * | 1973-11-22 | 1975-06-30 |
-
1983
- 1983-07-25 JP JP58135539A patent/JPS6026477A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5080422A (ja) * | 1973-11-22 | 1975-06-30 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61191280A (ja) * | 1985-02-18 | 1986-08-25 | Toshiba Corp | ブラシモ−タ−の駆動制御回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0108732B1 (en) | A device for controlling a reluctance motor | |
| JPS6026477A (ja) | ドライブ回路 | |
| JPS6277075A (ja) | 界磁巻線付モータの回転を逆転させる制御装置 | |
| JPH1174763A (ja) | 発振回路 | |
| JP2560380B2 (ja) | 出力過電流制限回路 | |
| JPH02116556A (ja) | ソレノイド駆動装置 | |
| JPS622445B2 (ja) | ||
| JPH06303790A (ja) | 直流モータ駆動回路 | |
| KR19990059678A (ko) | 직류모터의 홀딩제어방법 | |
| JP2819599B2 (ja) | 直流モータの断線検出回路 | |
| JPH07163043A (ja) | モータ制御装置 | |
| JPS5826585A (ja) | 直流電動機駆動装置 | |
| JPH01125760A (ja) | フロッピーディスク装置駆動回路 | |
| JPH0722245B2 (ja) | 発振回路 | |
| JPH0346330Y2 (ja) | ||
| KR940003721Y1 (ko) | 스텝모터 구동전류 제어회로 | |
| JPH0228811A (ja) | 過電流検出装置 | |
| JPS62236385A (ja) | パルスモ−タ駆動回路 | |
| JP3186902B2 (ja) | ステッピングモータ駆動装置 | |
| JPS6313009Y2 (ja) | ||
| JPS6096186A (ja) | 複写機駆動制御装置 | |
| JPS61121788A (ja) | モ−タの電流制御駆動装置 | |
| JPS6373890A (ja) | サ−ボモ−タ制御回路 | |
| JPH01122397A (ja) | フロッピィディスク装置 | |
| JPS59215876A (ja) | 印字用ヘツドの駆動回路 |