JPH0228811A - 過電流検出装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、制御装置にワンチップマイクロコンピュー
タが用いられた空気調和機や電気冷蔵庫等の負荷保護機
能の過電流検出装置に係り、更に詳しくは制御装置の電
源投入時に、所定時間過電流検出が行なわれたものと見
なし、負荷駆動のパワートランジスタ回路にスイッチン
グパルスを出力するベース駆動回路の電源をＯＦＦとし
、そのパワートランジスタ回路の破壊を防止する過電流
検出装置に関するものである。

［従　来　例コ 近年、空気調和機や電気冷蔵庫にはワンチップマイクロ
コンピュータが用いられ、その空気調和機や電気冷蔵庫
の負荷制御はインバータ方式が主流となっている。

このインバータ方式では、マイクロコンピュータにて負
荷を駆動するパワートランジスタ回路の制御用パルスを
生成している。この制御用パルスに基づいて、パワート
ランジスタ回路がスイッチングされ、負荷がインバータ
制御される。このとき、パワートランジスタ回路をスイ
ッチングするパルスは、上記制御用パルスに基づいてベ
ース駆動回路にて得られるようになっている。また、上
記パワートランジスタ回路が過電流にて破壊されないよ
うに、過電流検出装置が設けられ、過電流が検出された
とき、上記マイクロコンピュータにて制御用パルスをオ
フとし、パワートランジスタ回路のスイッチング動作を
停止させ、負荷に過電流を流すことなく、しかもパワー
トランジスタ回路の破壊を防止するようにしている。

［発明が解決しようとする課題］ ところで、上記過電流検出装置においては、制御装置の
電源が投入されて所定時間（マイクロコンピュータのイ
ニシャライズ）後に、制御用パルスが生成され、それら
から過電流検出装置が動作される。しかしながら、その
制御装置の電源投入直後においては、上記制御用パルス
を出力するマイクロコンピュータのボートは不安定な状
態にあり、上記パワートランジスタ回路のアーム間を短
終する条件となることもある。すなわち、そのようなと
き、ベース駆動回路からはパワートランジスタのアーム
間（例えばエミッタ・コレクタ間）を短絡するスイッチ
ングパルスが出力され、パワ−１〜ランジスタ回路を破
壊してしまうという問題点があった。

この発明は上記問題点に鑑みなされたものであり、その
目的は電源投入直後において、負荷を駆動するパワート
ランジスタ回路の破壊を防止することができるようにし
た過電流検出装置を提供することにある。

［課題を解決するための手段］ 上記目的を達成するために、この発明は、空気調和機等
の制御装置のマイクロコンピュータにてパワートランジ
スタ回路を駆動し、その空気調和機等の負荷をインバー
タ制御する際、そのパワートランジスタ回路の過電流を
検出する過電流検出装置において、上記制御装置の電源
投入時に、所定時間過電流検出と見なす信号を出力する
擬似信号発生手段を設け、その擬似的信号にて前記パワ
−トランジスタ回路のスイッチングパルスを出力するベ
ース駆動回路の電源をＯＦＦ状態とするようにしたもの
である。

また、この発明の過電流検出装置は、上記擬似信号発生
手段にＣ−Ｒ時定数の積分回路を用い、上記電源投入時
よりそのＣ−Ｒ時定数の間上記過電流と見なす信号を出
力するようにしたものである。

［作　　用］ 上記構成としたので、上記制御装置の電源投入直後にお
いて、上記積分回路にてその時定数の間上記ベース駆動
回路の電源をＯＦＦとする擬似制御信号が得られる。す
なわち、その制御装置のワンチップマイクロコンピュー
タの出力ボートが不安定にあり、その出力ボートから上
記パワートランジスタ回路のアーム間を短絡する制御用
パルスが出力されても、その制御用パルスに基づき、上
記ベース駆動回路にてパワートランジスタ回路をスイッ
チングするスイッチングパルスが得られない。

したがって、上記電源投入直後においては、パワートラ
ンジスタ回路はＯＮ、ＯＦＦ駆動されず、そのアーム間
の短絡等も生じない。

［実　施　例］ 以下、この発明の実施例を図面に基づいて説明する。

第１図において、商用電源１が整流部２にて所定直流電
圧に変換され、パワートランジスタ回路３に印加されて
いる。その商用電源１の投入により、ワンチップマイク
ロコンピュータ４にて制御用パルスが生成され、この制
御用パルスに基づいてベース駆動回路５にてスイッチン
グパルスが得られる。このスイッチングパルスにてパワ
ートランジスタ回路３が駆動され、負荷６のインバータ
制御が行なわれる。パワートランジスタ回路３の入力段
には、過電流を検出するための電流検出用抵抗（シャン
１−抵抗）７が設けられている。パワートランジスタ回
路３のアーム間短絡等による過電流がその電流検出用抵
抗７を介して第１の電流検出回路８および第２の電流検
出回路９に検出される。この場合、第１の電流検出回路
８は比較的低い電流で動作し、第２の電流検出回路９は
負荷短絡等による急激な大電流で動作する。そのため、
第１の電流検出回路８には、その電流変化を検出する抵
抗回路８ａと、その検出信号をアイソレートするカプラ
回路８ｂとが設けられ、第２の電流検出回路９には同じ
く抵抗回路９ａと、カプラ回路９ｂとが設けられている
。

第１の電流検出回路８による検出信号は積分回路１０を
介して２ナンド回路１１の一入力端子に入力され、この
他方入力端子には第２の電流検出回路９による検出信号
が入力される。上記積分回路１０においては、上記商用
電源１の投入（当該制御装置の電源投入）直後、Ｃ−Ｒ
時定数の間過電流が生じたものとみなす擬似信号（Ｌレ
ベル信号）が得られる。また、上記２ナンド回路１１の
出力は第１あるいは第２の電流検出回路８，９の少なく
とも何れか一方にて過電流が検出されるとＨレベルとな
り、この出力信号はインバータ回路１２にて反転され、
ＲＳフリップ・フロップ回路１３に入力される。

ＲＳフリップ・フロップ回路１３は二つの２ナンド回路
１３ａ、１３ｂから構成され、その反転された信号は２
ナンド回路１３ｂの一入力端子に入力される。

そして、２ナンド回路１３ｂの他方入力端子には２ナン
ド回路１３ａの出力信号が入力され、またその出力信号
はワンチップマイクロコンピュータ（ＣＰＩＩ）４の入
力ポートＡ（過電流割込み端子）に入力される。なお、
入力ポートＡにＬレベル信号が入力されると、ワンチッ
プマイクロコンピュータ４は過電流保護の割込み処理プ
ログラムを実行する。また、ワンチップマイクロコンピ
ュータ４の出力ポートＢからのセット信号は２ナンド回
路１３ａの一入力端子に入力され、この他方入力端子に
は２ナンド回路１３ｂの出力信号が入力される。さらに
、その２ナンド回路１３ｂの出力信号はＰＮＰ型トラン
ジスタ１４を介してベース駆動回路５の電源ＯＮ。

ＯＦＦの制御信号とされる。また、ワンチップマイクロ
コンピュータ４の出力ポートＣがらは上記制御用パルス
がベース駆動回路５に出力される。

次に、空気調和機等の制御装置に用いられる上記構酸の
負荷過電流検出回路の動作を第２図のタイムチャートに
基づいて説明する。

まず、制御装置の電源が投入されると、第２図（ａ）に
示されるように、積分回路１０の出力はＣ・Ｒ時定数以
後に一定（Ｈレベル）となる。そのＣ・Ｒ時定数の間は
、略Ｌレベルとみなすことができ、第２図（ｃ）に示さ
れるように、２ナンド回路１１の出力はＨレベルに保た
れる。すると、インバータ回路１２の出力がＬレベルと
されるため、第２図（ｅ）に示されるように、２ナンド
回路１３ｂの出力はＨレベルとされ、ＲＳフリップ・フ
ロップ回路１３はリセットされる。これにより、ＰＮＰ
型トランジスタ１４はＯＦＦ状態とされ、ベース駆動回
路５には電源ＯＦＦの制御信号が入力されることになる
。すなわち、第２図（ｆ）の破線部分子に示される間（
電源投入時における出力ポートが不安定な間）、２アン
ド回路１１の出方は確実にＨレベルに保たれるため、ベ
ース駆動回路５が動作されず、スイッチングパルスの出
力がなく、パワートランジスタ回路５のスイッチング動
作は行なわれない。

このように、積分回路１０の時定数の間、すなわちワン
チップマイクロコンピュータ４の出力ポートが不安定な
期間はパワートランジスタ回路３に過電流が流れること
もない。なお、上記Ｃ−Ｒ時定数は、ワンチップマイク
ロコンピュータのリセット期間より僅かに短くてもよい
。

続いて、上記以後、第２図（ａ）に示されるように、積
分回路１０の出力はＨレベルに保たれ、またその以前に
出力ポートＢからはＬレベルのセット信号が出力される
ため、２ナンド回路１３ａの出力はＨレベルに保たれ（
第２図（ｇ）示す）、２ナンド回路１３ｂの出力はＬレ
ベルとされる（第２図（ｅ）示す）。すると、　ＰＮＰ
型トランジスタ１４はＯＮ状態とされ、ベース駆動回路
５は電源ＯＮ状態にされる（電源が供給される）。さら
に、第２図（ｆ）に示されるように、ワンチップマイク
ロコンピュータ４のイニシャライズ（リセット）が終了
し、出力ポートＢからはＨレベル信号が出力される共に
、出力ポートＣからは制御用パルスが出力される。

ここで、第１および第２の電流検出回路８，９にて過電
流が検出されない場合、ワンチップマイクロコンピュー
タ４にて負荷６をインバータ制御するための制御用パル
スが出力される。これにより、ベース駆動回路５からは
スイッチングパルスが出力され、パワートランジスタ回
路３がＯＮ、ＯＦＦ駆動され、負荷は正常にインバータ
制御される。

さらに、図示しないが、第１の電流検出回路８にて過電
流が検出されると、カプラ回路８ｂの出力がＬレベルと
されるため、２ナンド回路１１の出力はＨレベルとされ
る。すると、２ナンド回路１３ｂの出力がＨレベルとな
り、ＲＳフリップ・フロップ回路１３はリセット（２ナ
ンド回路１３ａの出カニＬレベル）されるため、ワンチ
ップマイクロコンピュータ４には従来同様の過電流検出
の割込み信号（Ｌレベル信号）が入力される。すなわち
、ワンチップマイクロコンピュータ４にて過電流保護の
ための割込み処理が実行され、例えば出力ポートからは
制御用パルスが出力されなくなる。これにより、パワー
トランジスタ回路３におけるＯＮ。

ＯＦＦ駆動が行なわれず、負荷６のインバータ制御が停
止される。

その過電流検出が行なわれないとき、第２図（ａ）に示
されるように、積分回路１０の出力はそのＣ−Ｒ時定数
後Ｈレベルを保護する。そして、上記割込み処理後に、
出力ポートＢからはセット信号（Ｌレベル信号）が出力
されるため、ＲＳフリップ・フロップ回路１３がセット
される（第２図（ｇ）に示す）。すなわち、入力ポート
Ａにはその２ナンド回路１３ａの出力信号が入力され、
ワンチップマイクロコンピュータ４は負荷６を通常通り
インバータ制御するための制御用パルスを生成するプロ
グラムを実行することになる。

このようにして、負荷６がインバータ制御されていると
き、第２図（ｂ）に示されるように、第２の電流検出回
路９にて過電流が検出されると、カプラ回路９ｂからは
Ｌレベル信号が出力される。

すると、第２図（ｅ）に示されるように、２ナンド回路
１３ｂの出力がＨレベルとなり、ＲＳフリップ・フロッ
プ回路１３はリセット状態とされる。これにより、入力
ポートＡにはＬレベルの割込み信号が入力され、ワンチ
ップマイクロコンピュータ４は従来同様に過電流のため
の割込み処理を実行することになる。

このように、制御装置の電源投入時において、ワンチッ
プマイクロコンピュータ４の出力ポートが不安定状態に
なっている間、Ｃ−Ｒ時定数（その不安定期間以上）の
積分回路１０にてＲＳフリップ・フリップ回路１３をリ
セットし、過電流検出があったものと見なしている。し
かも、そのＲＳフリップ・フロップ回路１３の２ナンド
回路１３ｂの出力信号をベース駆動回路５の電源をＯＦ
Ｆする制御信号としている。したがって、上記電源投入
時における出力ポートが不安定状態時において、ワンチ
ップマイクロコンピュータ４の出力ポートに、パワート
ランジスタ回路３のアーム間を短絡するような条件の制
御用パルスが現れたとしても、そのパワートランジスタ
回路３にはスイッチングパルスが入力されない。すなわ
ち、その短絡等による過電流が生ずることもなく、パワ
ートランジスタ回路３のトランジスタの破壊を防止する
ことができる。

［発明の効果コ 以上説明したように、この発明の過電流検出装置によれ
ば、負荷制御にワンチップマイクロコンピュータを用い
ている空気調和機等の制御装置で、その電源投入時に、
過電流検出信号にてリセットされるＲＳフリップ・フロ
ップ回路をＣ−Ｒ時定数の間リセット状態とする積分回
路を設け、そのリセット状態の間、負荷駆動のパワート
ランジスタ回路３にスイッチングパルスを出力するベー
ス駆動回路５の電源をＯＦＦ状態とする制御信号を得る
ようにしたので、ワンチップマイクロコンピュータの出
力ポートが不安定状態となる間、パワートランジスタ回
路におけるＯＮ、ＯＦＦ駆動が行なわれず、そのアーム
間の短絡等が起こらず、パワートランジスタ回路の破壊
を防止することができる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す過電流検出装置の概
略的回路図、第２図は上記過電流検出装置の動作を説明
するためのタイムチャート図である。 図中、３はパワートランジスタ回路、４はワンチップマ
イクロコンピュータ、５はベース駆動回路、６は負荷、
７は電流検出用抵抗、８は第１の電流検出回路、９は第
２の電流検出回路、１ｏは積分回路、１１．１３ａ　、
　１３ｂは２ナンド回路、１２はインバータ回路、１３
はＲＳフリップ・フロップ回路、１４はＰＮＰ型トラン
ジスタである。 特許出願人　株式会社富士通ゼネラル 代理人　弁理士　　大　原　　拓　也

Claims (2)

【特許請求の範囲】
1. （１）空気調和機等の制御装置のマイクロコンピュータ
   にてパワートランジスタ回路を駆動し、その空気調和機
   等の負荷をインバータ制御する際、そのパワートランジ
   スタ回路の過電流を検出する過電流検出装置において、 前記制御装置の電源投入時に、所定時間過電流検出と見
   なす信号を出力する擬似信号発生手段を設け、 その擬似的信号にて前記パワートランジスタ回路のスイ
   ッチングパルスを出力するベース駆動回路の電源をＯＦ
   Ｆ状態とするようにしたことを特徴とする過電流検出装
   置。
2. （２）前記擬似信号発生手段はＣ・Ｒ時定数の積分回路
   であり、前記電源投入時よりそのＣ・Ｒ時定数の間前記
   過電流と見なす信号を出力する請求項（１）記載の過電
   流検出装置。