JPS6027031A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPS6027031A JPS6027031A JP13556283A JP13556283A JPS6027031A JP S6027031 A JPS6027031 A JP S6027031A JP 13556283 A JP13556283 A JP 13556283A JP 13556283 A JP13556283 A JP 13556283A JP S6027031 A JPS6027031 A JP S6027031A
- Authority
- JP
- Japan
- Prior art keywords
- register
- program
- register set
- contents
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は多重プログラミング処理を行なう情報処理装置
に関し、とくにプログラムの切換が発生した場合のレジ
スタ情報の退避方式に関するものである。
に関し、とくにプログラムの切換が発生した場合のレジ
スタ情報の退避方式に関するものである。
多重プログラミングを行なう情報処理装置では、ある一
定時間ごと又は割込みの発生などによシブログラムの切
換えが起こる。プログラムの切換えが起きた場合、現在
実行されているプログラムのレジスタセットの内容を別
の場所に退避し、次に実行されるべきプログラムのレジ
スタ情報をそのレジスタセット（即ち、演お部が使用す
るレジスタセット）にロードすることによって処理が惟
められなければならない。このレジスタ退避処理におい
て従来は次のような方式が採用されていた。
定時間ごと又は割込みの発生などによシブログラムの切
換えが起こる。プログラムの切換えが起きた場合、現在
実行されているプログラムのレジスタセットの内容を別
の場所に退避し、次に実行されるべきプログラムのレジ
スタ情報をそのレジスタセット（即ち、演お部が使用す
るレジスタセット）にロードすることによって処理が惟
められなければならない。このレジスタ退避処理におい
て従来は次のような方式が採用されていた。
（１）第１図に示すように、情報処理装置は演ｐ一時（
プログラム処理時）に使用するレジスタセット１を１セ
ツトだけ有し、プログラム実行中にプログラム切換えが
起った場合は現在実行されているプログラムのレジスタ
セットの内容を別の場所に転送して退避させ、その後次
に実行すべきプログラムのレジスタ情報を記憶装置２か
ら読み出して空になったレジスタセント１にロードし実
行を開始する方式。ここで、制御記憶装置３はマイクロ
コードを有する几０ムＩ、演算部４はプログラムを実行
する処理部である。
プログラム処理時）に使用するレジスタセット１を１セ
ツトだけ有し、プログラム実行中にプログラム切換えが
起った場合は現在実行されているプログラムのレジスタ
セットの内容を別の場所に転送して退避させ、その後次
に実行すべきプログラムのレジスタ情報を記憶装置２か
ら読み出して空になったレジスタセント１にロードし実
行を開始する方式。ここで、制御記憶装置３はマイクロ
コードを有する几０ムＩ、演算部４はプログラムを実行
する処理部である。
（２）第２図に示すように情報処理装置がレジスタセッ
ト５〜８を複数組（図では４組）有し、実行可能なプロ
グラムの内からレジスタセット数に一致する数のプログ
ラムを選択し、そのプログラムで使うレジスタ情報をあ
らかじめ対応するレジスタセットにロードしておく。プ
ログラム切換えが起り、次に実行されるべきプログラム
のレジスタ情報が既に上記レジスタセットの内の１つに
ロードされているならば演算部９に対してそのレジスタ
セットを使用できるように指令して実行を開始する方式
。ここでは、レジスタ情報の退避の必要はない。
ト５〜８を複数組（図では４組）有し、実行可能なプロ
グラムの内からレジスタセット数に一致する数のプログ
ラムを選択し、そのプログラムで使うレジスタ情報をあ
らかじめ対応するレジスタセットにロードしておく。プ
ログラム切換えが起り、次に実行されるべきプログラム
のレジスタ情報が既に上記レジスタセットの内の１つに
ロードされているならば演算部９に対してそのレジスタ
セットを使用できるように指令して実行を開始する方式
。ここでは、レジスタ情報の退避の必要はない。
しかし、上記（１）の方式ではプログラムの切換えによ
るオーバーヘッドが増加し、上記（２）の方式ではプロ
グラム切換えによるオーバーヘッドは小さいがハードウ
ェア量を多く必要とするという欠点がある。
るオーバーヘッドが増加し、上記（２）の方式ではプロ
グラム切換えによるオーバーヘッドは小さいがハードウ
ェア量を多く必要とするという欠点がある。
本発明はハードウェア量の大幅な増加を招くことなく、
シかもプログラムの切換えによるオーバーヘッドを小さ
くすることができる情報処理装置を提供することを目的
とする。
シかもプログラムの切換えによるオーバーヘッドを小さ
くすることができる情報処理装置を提供することを目的
とする。
本発明はプログラム切換えの際の現在のレジスタセット
の内容の転送、退避、及び次に実行すべきプログラムの
実行開始動作に注目し、該情報処理装置にレジスタセク
トを２セツト、レジスタセントの内容を転送して退避す
るだめの転送Ｒ置、及び演算部と転送装置とで使用され
るレジスタセットを選択して切換える制御部とを備え、
どちらか一方のレジスタセットが演努１部により使用さ
れているときにプログラムの切換えが発生した場合現在
使用されていないレジスタセットを演Ｗｆｒ）Ｉ、に与
え、それまで使用されていたレジスタセットのレジスタ
情報を別のｉ易所に退避する処理と、新たに実行される
プログラムでのレジスタ＋１？報を演算部に与えたレジ
スタセットにロードする処理とを独立に行々えるように
したことを特徴とする。
の内容の転送、退避、及び次に実行すべきプログラムの
実行開始動作に注目し、該情報処理装置にレジスタセク
トを２セツト、レジスタセントの内容を転送して退避す
るだめの転送Ｒ置、及び演算部と転送装置とで使用され
るレジスタセットを選択して切換える制御部とを備え、
どちらか一方のレジスタセットが演努１部により使用さ
れているときにプログラムの切換えが発生した場合現在
使用されていないレジスタセットを演Ｗｆｒ）Ｉ、に与
え、それまで使用されていたレジスタセットのレジスタ
情報を別のｉ易所に退避する処理と、新たに実行される
プログラムでのレジスタ＋１？報を演算部に与えたレジ
スタセットにロードする処理とを独立に行々えるように
したことを特徴とする。
以下に本発明の一実施例を詳細に説明する。第３図は本
発明が適用される情報処理装置の一実施例を示す回路ブ
ロック図である。情報処理装置にて実行されるべきプロ
グラムのレジスタ情報は記憶装置１９に格納されている
。現任実行中のプロクラムのレジスタ情報はレジスクセ
ソ）１１又ｋｉレジスタセシート１２のいずれかに格納
される。レジスタセット制御部１３は演ｑ１部１４がプ
ログラムを実行するために使用するレジスタセットをレ
ジスタセクト１１又はレジスタセット１２から選択する
だめのものである。レジスタ情報Ｉ・制作１１部１３に
よりレジスクセソＩ・１１７＞”選択でれている場合に
は、現在実行中のプログラムのレジスタ情報はレジスタ
セクト１１に入っておυ、レジスタセクト１２が衣；釈
さ１９ている場合には現在実行中のプログラムのレジス
タ情報はレジスタセント１２に入っているわけである。
発明が適用される情報処理装置の一実施例を示す回路ブ
ロック図である。情報処理装置にて実行されるべきプロ
グラムのレジスタ情報は記憶装置１９に格納されている
。現任実行中のプロクラムのレジスタ情報はレジスクセ
ソ）１１又ｋｉレジスタセシート１２のいずれかに格納
される。レジスタセット制御部１３は演ｑ１部１４がプ
ログラムを実行するために使用するレジスタセットをレ
ジスタセクト１１又はレジスタセット１２から選択する
だめのものである。レジスタ情報Ｉ・制作１１部１３に
よりレジスクセソＩ・１１７＞”選択でれている場合に
は、現在実行中のプログラムのレジスタ情報はレジスタ
セクト１１に入っておυ、レジスタセクト１２が衣；釈
さ１９ている場合には現在実行中のプログラムのレジス
タ情報はレジスタセント１２に入っているわけである。
制御記憶装置１５１−ｉ、演７）［（ＡＬＵ） １４
、レジスタセット制御部１３、シリアル転送数ｖ１６、
記憶制御装置１８、の動作を制御するだめのマイクロコ
ードが入ったＲＯＭである。シリアル転送装置１６、シ
リアル転送受信装置１７はプログラム切換えが発生した
場合にレジスタセットの内容を転送退避するだめのもの
である。
、レジスタセット制御部１３、シリアル転送数ｖ１６、
記憶制御装置１８、の動作を制御するだめのマイクロコ
ードが入ったＲＯＭである。シリアル転送装置１６、シ
リアル転送受信装置１７はプログラム切換えが発生した
場合にレジスタセットの内容を転送退避するだめのもの
である。
かかる情報処理装置においてプログラム切換えが発生す
ると、第４図のフローチャートに示すように、まずレジ
スタセット制御部１３によυ、演算部１４が現在演算部
１４が使用していないレジスタセットを使用できるよう
にし、次に実行すべきプログラムのレジスタ情報をその
レジスタセットにロードし、実行を開始する。前記動作
と並行してレジスタ制御部１３はシリアル転送装置１６
に対してそれまで演算部１４が使用していたレジスタセ
ットの内容をシリアルに外部のシリアル転送受信装置１
７に送るように指令する。この内容は受信装置１７で元
のデータ形式に戻されて記憶装置１９に格納される。
ると、第４図のフローチャートに示すように、まずレジ
スタセット制御部１３によυ、演算部１４が現在演算部
１４が使用していないレジスタセットを使用できるよう
にし、次に実行すべきプログラムのレジスタ情報をその
レジスタセットにロードし、実行を開始する。前記動作
と並行してレジスタ制御部１３はシリアル転送装置１６
に対してそれまで演算部１４が使用していたレジスタセ
ットの内容をシリアルに外部のシリアル転送受信装置１
７に送るように指令する。この内容は受信装置１７で元
のデータ形式に戻されて記憶装置１９に格納される。
記憶制御装置１８はシリアル転送装置１６によシレジス
タセットの内容を記憶装置のあるエリアに転送を行なっ
ている間に、演算部１４が同一のエリアに読み書きを行
なおうとした場合に演算部１４の実行をシリアル転送が
終了するまで中断するためのものである。
タセットの内容を記憶装置のあるエリアに転送を行なっ
ている間に、演算部１４が同一のエリアに読み書きを行
なおうとした場合に演算部１４の実行をシリアル転送が
終了するまで中断するためのものである。
以上の説明から明らかなように本発明の情報処理装置は
、プログラム切換えが発生した場合に現在実行されてい
るプログラムのレジスタセットの内容の転送退避動作と
、次に実行すべきプログラムの実行開始動作とを２組の
レジスタセットで独立にかつ並列に行なうことができ、
ハードウェアの大幅な増加を招くことなくプログラム切
換えのだめのオーバーヘッドを小さくすることができる
という効果がある。
、プログラム切換えが発生した場合に現在実行されてい
るプログラムのレジスタセットの内容の転送退避動作と
、次に実行すべきプログラムの実行開始動作とを２組の
レジスタセットで独立にかつ並列に行なうことができ、
ハードウェアの大幅な増加を招くことなくプログラム切
換えのだめのオーバーヘッドを小さくすることができる
という効果がある。
またプログラム切換えが発生した際のレジスタセットの
内容のメモリエリアへの転送手段としてシリアル転送方
式を用いておシ、これによシ外部のシリアル転送受信装
置への接続が最小り本のバスで可能であシ、このためＬ
ＳＩ化を行なった場合、端子数の増加を抑えることがで
きるという効果がある。
内容のメモリエリアへの転送手段としてシリアル転送方
式を用いておシ、これによシ外部のシリアル転送受信装
置への接続が最小り本のバスで可能であシ、このためＬ
ＳＩ化を行なった場合、端子数の増加を抑えることがで
きるという効果がある。
第１図および第２図は従来の装置の要部ブロック図、第
３図は本発明が適用された情報処理装置の一実施例のブ
ロック図である。 １．５〜８，１１．１２・・・・・・レジスタセット、
１３・・・・・・レジスタセット制御部、４，９．１４
・・・・・・演算部、３．１５・・・・・・制御記憶
装置、１６・・・・・・シリアル転送装置、１７・・・
・・・シリアル転送受信送置、１８・・・・・・記憶制
御装置、２．１９・・・・・・記憶装置。 第４図は本発明においてプログラム切換が発生した際の
処理動作を示すフローチャートである。 −′ ・、・ 代理人 弁理士 内 原 ｆｆｆｆ１・ −・１日１．
１ 第３図
３図は本発明が適用された情報処理装置の一実施例のブ
ロック図である。 １．５〜８，１１．１２・・・・・・レジスタセット、
１３・・・・・・レジスタセット制御部、４，９．１４
・・・・・・演算部、３．１５・・・・・・制御記憶
装置、１６・・・・・・シリアル転送装置、１７・・・
・・・シリアル転送受信送置、１８・・・・・・記憶制
御装置、２．１９・・・・・・記憶装置。 第４図は本発明においてプログラム切換が発生した際の
処理動作を示すフローチャートである。 −′ ・、・ 代理人 弁理士 内 原 ｆｆｆｆ１・ −・１日１．
１ 第３図
Claims (1)
- プログラム実行部にて使用可能なレジスタセットを２組
有し、プログラムの切換えに際して現在未使用のレジス
タセットを前記プログラム実行部に与え、現在使用中の
レジスタセットの内容を退避する処理と、プログラム実
行部に与えたレジスタセットへ次に実行すべきプログラ
ムのレジスタ情報をロードする処理とを独立に実行でき
るようにしたことを特徴とする情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13556283A JPS6027031A (ja) | 1983-07-25 | 1983-07-25 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13556283A JPS6027031A (ja) | 1983-07-25 | 1983-07-25 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6027031A true JPS6027031A (ja) | 1985-02-12 |
Family
ID=15154710
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13556283A Pending JPS6027031A (ja) | 1983-07-25 | 1983-07-25 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6027031A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61241838A (ja) * | 1985-04-19 | 1986-10-28 | Nec Corp | 記憶装置 |
| JPS61241835A (ja) * | 1985-04-19 | 1986-10-28 | Nec Corp | 環境退避並列処理可能デ−タ処理装置 |
| US7117319B2 (en) | 2002-12-05 | 2006-10-03 | International Business Machines Corporation | Managing processor architected state upon an interrupt |
| US7272664B2 (en) | 2002-12-05 | 2007-09-18 | International Business Machines Corporation | Cross partition sharing of state information |
| US7493478B2 (en) | 2002-12-05 | 2009-02-17 | International Business Machines Corporation | Enhanced processor virtualization mechanism via saving and restoring soft processor/system states |
-
1983
- 1983-07-25 JP JP13556283A patent/JPS6027031A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61241838A (ja) * | 1985-04-19 | 1986-10-28 | Nec Corp | 記憶装置 |
| JPS61241835A (ja) * | 1985-04-19 | 1986-10-28 | Nec Corp | 環境退避並列処理可能デ−タ処理装置 |
| US7117319B2 (en) | 2002-12-05 | 2006-10-03 | International Business Machines Corporation | Managing processor architected state upon an interrupt |
| US7272664B2 (en) | 2002-12-05 | 2007-09-18 | International Business Machines Corporation | Cross partition sharing of state information |
| US7493478B2 (en) | 2002-12-05 | 2009-02-17 | International Business Machines Corporation | Enhanced processor virtualization mechanism via saving and restoring soft processor/system states |
| US7849298B2 (en) | 2002-12-05 | 2010-12-07 | International Business Machines Corporation | Enhanced processor virtualization mechanism via saving and restoring soft processor/system states |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2655615B2 (ja) | 情報処理装置 | |
| JPS6364144A (ja) | 記憶装置間デ−タ転送方式 | |
| JPS6027031A (ja) | 情報処理装置 | |
| JP2003058381A (ja) | プログラムによる例外処理設定を可能にしたプロセッサ | |
| JP2005275703A (ja) | プロセッサ及びコンテキスト切り替え方法 | |
| JPH0520010A (ja) | レジスタフアイル | |
| JP2985244B2 (ja) | 情報処理装置 | |
| JPS6159539A (ja) | サブプロセツサのレジスタ退避／復帰方式 | |
| JPH0228840A (ja) | 情報処理装置 | |
| JPH0285933A (ja) | 情報処理装置 | |
| JPS61166631A (ja) | マイクロプログラム制御処理方法 | |
| JPH01152540A (ja) | データ処理装置 | |
| JPH04358227A (ja) | マイクロプロセッサ | |
| JPH0347536B2 (ja) | ||
| JPH01309174A (ja) | ベクトル処理装置 | |
| JPH0883187A (ja) | データ処理装置 | |
| JPH05233329A (ja) | マイクロコンピュータ | |
| JPH0883188A (ja) | マルチタスク処理を行う計算機 | |
| JPH02113363A (ja) | マルチプロセッサシステムにおけるタイムスライス制御方式 | |
| JPH02137028A (ja) | 命令制御方式 | |
| JPS6148746B2 (ja) | ||
| JPH0594316A (ja) | 情報処理装置 | |
| JPH0198023A (ja) | 条件付きサブルーチン呼出し方式 | |
| JPH01297732A (ja) | 割込制御方式 | |
| JPS63288331A (ja) | 情報処理装置 |