JPS6027272B2 - パルス幅変調インバ−タの制御方法 - Google Patents

パルス幅変調インバ−タの制御方法

Info

Publication number
JPS6027272B2
JPS6027272B2 JP50089413A JP8941375A JPS6027272B2 JP S6027272 B2 JPS6027272 B2 JP S6027272B2 JP 50089413 A JP50089413 A JP 50089413A JP 8941375 A JP8941375 A JP 8941375A JP S6027272 B2 JPS6027272 B2 JP S6027272B2
Authority
JP
Japan
Prior art keywords
pulse width
control signal
signal
modulation
width modulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP50089413A
Other languages
English (en)
Other versions
JPS5213625A (en
Inventor
輝夫 井村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP50089413A priority Critical patent/JPS6027272B2/ja
Publication of JPS5213625A publication Critical patent/JPS5213625A/ja
Publication of JPS6027272B2 publication Critical patent/JPS6027272B2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Inverter Devices (AREA)

Description

【発明の詳細な説明】 本発明は出力電圧波形が対称となるようにしたパルス幅
変調ィンバータの制御方法に関する。
第1図において、aは3相のパルス幅変調ィンバータの
主回路の原理的構成を示し、bはその具体的構成例を示
す。第1図aにおいてインバータの各相出力端子R,S
,Tはスイッチング素子UおよびX,VおよびY,Wお
よびZによってそれぞれにおいて交互に直流電源由dの
正端子と負端聡軍5要雛溝舵磯縦蚕敦こ員写裏手さま霜
湊夢事主をき、葬る豊基馬達成例を示しており、2つの
主サィリスタT,,T2と、各主サィリスタに逆並列接
続されたダイオードD,,D2と、両主サイリスタに共
通な転流コンデンサCおよび転流リアクトルLと、各主
サィリスタに付属した消弧用補助サィリスタL,T4と
から構成することができる。
かかるパルス幅変調ィンバータにおけるパルス幅変調制
御は、一般に所望の出力電圧の大きさと周波数とを規定
する制御信号Vcと、出力電圧半周期の平均スイッチン
グ動作回数を規定する変調信号Vmとの大小比較によっ
て行なわれる。
この場合に、たとえば、制御信号Vcとしては所望の出
力電圧の大きさと周波数とを有する正弦波信号を使用し
、変調信号Vmとしてはその正弦波信号よりも十分大き
な周波数を有する三角度信号を使用する。第2図には三
相の正弦波の制御信号Vc(R),Vc(S),Vc(
T)と三角波の変調信号Vmとの比較によって出力端子
R,S,Tに生じるパルス幅変調されたそれぞれの出力
電圧VPT(R),VPT(S),VPT(T)が図解
されている。
この出力電圧VPT(R),VFT(S),VPT(T
)は直流電圧源Edの中間点0を基準とする各相の出力
端子R,S,Tの電圧を表わす。第2図において三相の
正弦の制御信号Vc(R),Vc(S),Vc(T)と
変調信号Vmとのレベル一致点において第1図aにおけ
るスイッチング素子VおよびX,VおよびY,Wおよび
Z、または第1図bにおけるサィリスタT,およびLの
切操が行なわれる。このような切換制御により各相の出
力端子R,S,Tには第2図に示すようなパルス幅変調
された矩形成パルス幅の出力電圧VPT(R),VPT
(S),VPT(T)が生ずる。スイッチング素子ある
いはサィリスタの切換時点は第2図に示すように制御信
号Vcと変調信号Vmのレベル一致点にて行なわれるた
め、切換時点は制御信号Vcの振中によって変わる。
従ってィンバータの出力電圧の調節は制御信号Vcの振
幅を変えることにより行なわれる。さらに、第1図aに
示すような3相出力のパルス幅変調ィンバータにおいて
は、3相出力を完全に平衡させるため、変調信号Vmの
周波数を制御信号Vcの周波数、即ちインバータの出力
周波数の3の整数倍にして同期をとっている。第2図は
それに基づき変調信号Vmの周波数を変調信号Vcの周
波数の6倍(以下周波数比と呼ぶ)とした実施例である
。しかし、このような従来のパルス幅変調ィンバータに
おいては、たとえば第2図に示すように周波数比が偶数
倍であるときは、その出力電圧VPT(R),VPT(
S),VPT(T)は矩形電圧となり、かつ、その一周
期の波形をみると、半周期の点を中心とした点対称、す
なわち奇関数として表わされる。
したがって、このような出力電圧波形をフーリエ解析を
行なうと非常に低次の高調波成分を含んでいる。この高
調波成分が大きいと回転機等との結合においてトルク脈
動を引き起こし、巻縮の過熱を招くことになる。また計
測機器の中には交流電圧に高調波ひずみがあると誤差が
生じるものがある。このためィンバータの出力電圧は高
調波成分の少し、ことが望まれている。本発明は上記に
鑑み、周波数比が偶数倍の値にて運転されるィンバータ
の出力電圧に低次の高調波成分、特に偶数次の高調波成
分が存在しないようにした電圧制御方法を提供すること
を目的としている。
本発明によればこの目的は制御信号の正の半周期と負の
半周期とにおいて位相が180o異なる変調信号を用い
て制御信号と比較することによって達成される。
即ち上述の方法によれば、出力電圧波形は半周期ごとに
極性は異なるが同一の波形、すなわち、対称波形として
示される。このような出力電圧波形をフーリエ解析して
みると、一周期においては偶数次高調波の平均値は零と
なるのである。次に本発明を図に示す実施例に基づいて
詳細に説明する。
第3図は本発明による電圧制御方法による切換を図解し
たものであり、第2図と同様に制御信号Vc(R),V
c(S),Vc(T)、変調信号Vm、出力電圧VPT
(R),VPT(S),VPT(T)(T)が示され、
更に変調信号Vmと位相が180o異なる変調信号V′
mが示されている。
また変調信号Vmと制御信号Vc(R),Vc(S),
Vc(T)との周波数比は前述と同様に3の偶数倍の6
である。第3図において、本発明によれば制御信号Vc
(R),Vc(S),Vc(T)はその値が正において
は変調信号Vmと、負においては変調信号V′mと比較
する。
従って本発明による切換制御においては出力電圧VPT
(R),VPT(S),V門(T)はそれぞれ半周期ご
とに正負の符号を除くと対称の波形として示される。第
3図において変調信号VmとV′mの切換点においては
スイッチング素子またはサィリスタの点弧、消弧を確実
に行なわせるためにタイマ等の遅延素子を用いて変調信
号Vm,V′mと制御信号Vcとの比較を行なうように
する。第4図は第3図に示す本発明による電圧制御方法
の具体的回路構成の一例を示したものである。
図において1は単相正弦波の制御信号Vcを入力とし、
この制御信号Vcを三相正弦波の制御信号Vc(R),
Vc(S),Vc(T)に変換する単相−三相変換器2
は変調信号Vmを180o位相反転させ変調信号V′m
を得るための比較増中器、CP,は制御信号Vc(R)
の正負を判別する比較器、CP2は制御信号Vc(R)
と変調信号Vmとを比較する比較器、CP3は制御信号
Vc(R)と変調信号V′mとを比較する比較器、NR
はノア回路、Tsはタイマ、AND,,AND2はアン
ド回路、ORはオア回路を示している。制御信号Vc(
R),Vc(S),Vc(T)に対する動作は同じであ
るからここにおいては制御信号Vc(R)についてのみ
説明する。
まず単相−三相変換器1にて得られる制御信号Vc(R
)はそれぞれの比較器CP,〜CP3に加えられる。比
較器CP.においては制御信号Vc(R)は“0”位と
比較され、その正負が判別される。もし制御信号Vc(
R)が正であるならばアンド回路AND,には“1”が
、アンド回路AND2には“0”が加えられる。アンド
回路AND,には他の入力として比較器CP2の出力が
、アンド回路AND2には他の入力として比較器にP,
の出力がそれぞれ加えられている。従って制御信号Vc
(R)が正であるときには比較器CP3の出力、即ち制
御信号Vc(R)と変調信号Vmとの比較結果が、また
制御信号Vc(R)が負であるときには比較器CP3の
出力、即ち制御信号Vc(R)と変調信号V′mとの比
較結果がそれぞれオア回路PRの出力端子R′よりスイ
ッチング素子(サィリスタ)に制御パルス幅として加え
られる。ことにおいてアンド回路AND2の加えられる
比較器にP,の出力はノア回路NR、タイマTsを介す
るようにする。このようにすることにより制御信号Vc
(R)の極性が切換わる時点においてな、タイマTsに
て定められるスイッチング素子(サィリスタ)の点弧あ
るし・は消弧にため十分なオンオフ時間をもった制御パ
ルスが生じる。このことは第3図において制御信号Vc
(R)の極性が切換わる時点において、出力電圧VPT
(R)の以前の状態が一度切換わることによって示され
ている。制御信号Vc(S),Vc(T)についても回
路A,と同様の構成の回路#,A3によって行なわれる
。このように本発明によれば制御信号の正の半周期と負
の半周期において変調信号を180リ位相反転すること
により、周波数比が偶数倍においても出力電圧波形を対
称波形として偶数次の高調波成分を除去することができ
るためフィル夕の小形化を図ることができる。
本発明の実施例の説明においては3相で周波数比が6の
場合について行なったが、3相の場合には周波数比が1
2,18,…・・・等の場合においても本発明による電
圧制御方法が適用できることは勿論である。
また2久上の説明において制御信号は正弦波、変調信号
は三角波が望ましいとしているが、他の波形、例えば矩
形波、銭歯状波等の波形でも本発明による対称変調方式
は適用できる。
さらに単相のパルス幅変調ィンバータにおいても同様で
あり、周波数比を2つの整数倍とするときには、同機に
制御信号の正と負の半周期で変調信号を切換えることに
より出力電圧からの一部の高調波成分の除去が達成され
る。
【図面の簡単な説明】
第1図は従来のパルス幅変調ィンバータの主回路構成例
と示す回路図、第2図は従来のパルス幅変調方法を示す
線図、第3図は本発明によるパルス幅変調ィンバータの
電圧制御方法を示す線図、第4図は本発明によるパルス
幅変調ィンバータの電圧制御方法を実施するための具体
的回路構成図を示している。 Vc(R),Vc(S),Vc(T)…制御信号、Vm
,V′m・・・変調信号、VM(R),VPT(S),
VP.(T)…ィンバータ出力電圧、1・・・単相一三
相変換器、2・・・比例増中器、CP,,CP2,CP
3・・・比較器、Ts・・・タイマ、NR…ノア回路、
AND,,AND2・・・アンド回路、OR・・・オア
回路。 第1図第2図 第3図 オ4図

Claims (1)

    【特許請求の範囲】
  1. 1 偶数倍の周波数比を有する制御信号と変調信号との
    比較結果に基づき出力電圧のパルス幅を制御するように
    したパルス幅変調インパータにおいて、前記制御信号の
    正の半周期と負の半周期とでは比較される前記変調信号
    として位相を180°反転させた異なるものを用いるよ
    うにしたことを特徴とするパルス幅変調インバータの制
    御方法。
JP50089413A 1975-07-22 1975-07-22 パルス幅変調インバ−タの制御方法 Expired JPS6027272B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP50089413A JPS6027272B2 (ja) 1975-07-22 1975-07-22 パルス幅変調インバ−タの制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP50089413A JPS6027272B2 (ja) 1975-07-22 1975-07-22 パルス幅変調インバ−タの制御方法

Publications (2)

Publication Number Publication Date
JPS5213625A JPS5213625A (en) 1977-02-02
JPS6027272B2 true JPS6027272B2 (ja) 1985-06-28

Family

ID=13969947

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50089413A Expired JPS6027272B2 (ja) 1975-07-22 1975-07-22 パルス幅変調インバ−タの制御方法

Country Status (1)

Country Link
JP (1) JPS6027272B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5645945A (en) * 1979-09-20 1981-04-25 Mitsubishi Chem Ind Ltd Polycarbonate composition

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5334286B2 (ja) * 1971-08-21 1978-09-20

Also Published As

Publication number Publication date
JPS5213625A (en) 1977-02-02

Similar Documents

Publication Publication Date Title
US6023417A (en) Generalized discontinuous pulse width modulator
Yu et al. A review of three PWM techniques
JPS607476B2 (ja) インバ−タ−交流機駆動装置の制御装置
Kang et al. Simple harmonic analysis method for multi-carrier PWM techniques using output phase voltage in multi-level inverter
US3523236A (en) Circuit to control inverter switching for reduced harmonics
US3739253A (en) Displaced waveform for a pulse width modulated power source
JPH08107698A (ja) 空間ベクトルpwm制御方式
JPS6027272B2 (ja) パルス幅変調インバ−タの制御方法
JP2582920B2 (ja) 直流一交流電力変換装置
JP2785258B2 (ja) 電圧型pwmインバータ装置
JPS6036711B2 (ja) インバ−タ装置
US4228491A (en) Control method for a three-phase self-excited inverter
JPH0197174A (ja) 電力変換装置
Taniguchi et al. A three-phase sinusoidal PWM inverter
JPS59204469A (ja) インバ−タ装置
JPS59139871A (ja) ブリツジ形3相正弦波インバ−タのパルス幅変調方式
JPS58198165A (ja) Pwm変換器の電流検出方法
JPS6115670B2 (ja)
JPS5943912B2 (ja) 多相交流インバ−タ
JP2003180079A (ja) 中性点クランプ式電力変換装置
JPS6159062B2 (ja)
JPS62217860A (ja) 電圧形pwmインバ−タの制御方式
KR0166186B1 (ko) 3-레벨 인버터의 바이폴러 pwm신호 발생장치
Matsui et al. Multi level modulations for parallel connected NPC-PWM inverters
Matsui et al. Asymmetrical modulation and over-modulation techniques of parallel connected NPC-PWM inverters for AC motor drives