JPS6030126B2 - カレントミラ−回路 - Google Patents

カレントミラ−回路

Info

Publication number
JPS6030126B2
JPS6030126B2 JP54143025A JP14302579A JPS6030126B2 JP S6030126 B2 JPS6030126 B2 JP S6030126B2 JP 54143025 A JP54143025 A JP 54143025A JP 14302579 A JP14302579 A JP 14302579A JP S6030126 B2 JPS6030126 B2 JP S6030126B2
Authority
JP
Japan
Prior art keywords
current
transistor
collector
emitter
transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54143025A
Other languages
English (en)
Other versions
JPS5666913A (en
Inventor
登史 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP54143025A priority Critical patent/JPS6030126B2/ja
Priority to AU63868/80A priority patent/AU538608B2/en
Priority to CA000363846A priority patent/CA1152582A/en
Priority to GB8035362A priority patent/GB2063608B/en
Priority to DE3041591A priority patent/DE3041591C2/de
Priority to FR8023618A priority patent/FR2469038A1/fr
Priority to NL8006055A priority patent/NL8006055A/nl
Publication of JPS5666913A publication Critical patent/JPS5666913A/ja
Priority to US06/480,417 priority patent/US4467289A/en
Publication of JPS6030126B2 publication Critical patent/JPS6030126B2/ja
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/34—DC amplifiers in which all stages are DC-coupled
    • H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is DC
    • G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/265—Current mirrors using bipolar transistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Control Of Electrical Variables (AREA)

Description

【発明の詳細な説明】 本発明は半導体IC化に好適なカレントミラー回路に関
する。
先ず、第1図を参照して、従釆の一のカレントミラー回
路について説明する。
Q,,Q2及びQ3は夫々NPN形トランジスタ、十B
は電源、1は電流源回路(入力電流1,を発生する)、
2は出力電流12の得られる出力端子である。トランジ
スタQ,のェミッタが接地され、コレク夕が電流源回路
1を通じて電源+Bに接続される。
トランジスタQ2のェミッタが接地され、そのコレクタ
及びベースが互いに接続され、その後続点がトランジス
タQ,のベースに接続される。トランジスタQ3のエミ
ツタがトランジスタQ,,Q2の各ベースに共通に接続
され、ベースがトランジスタQ.のコレクタに接続され
、コレク夕が出力端子2に接続される。次にこの第1図
のカレントミラー回路について入、出力電流1,,Z‘
こついて検討する。
先ず、トランジスタQ,,Q2,Q3のェミッタ接地電
流増幅率をhに、トランジスタQ,,Q2のベース電流
をibとする。かくすると、トランジスタQ3のベース
電流id3は次式の如く表わされる。i広:常詰子‐i
b ……{11又、入力電流1,は次式の如く
表わされる。
1,=h2fe+水企十2.ib …
…■hfe+1更に出力電流12(トランジスタQ3の
コレクタ電流)は次式の如く表わされる。
,2=h雌単Z壁.ib ・・・・・・
‘3’h栓+1‘2}、糊式から12‘ま次式の如く表
われる。
・2=h寿き≦十が窯≦2‐1・ ‐‐‐…{4)
かくして、‘4)式から第1図の回路は、電流伝達比1
2/IBが略1のカレントミラー回路で、hfeの変化
に拘わらず12/1.が頗る1に近いものであることが
解る。次に、第2図を参照して、従来の他のカレントミ
ラー回路について説明するも、第2図に於いて第1図と
対応する部分には同一符号を付して重複説明を省略する
。この第2図のカレントミラー回路では、第1図の回路
に於いて、トランジスタQのコレクタを電源+Bに接続
すると共に、トランジスタQ2のコレクタとべ‐スとの
接続を断ち、そのコレク夕を出力端子2に接続した場合
である。次にこの第2図のカレントミラー回路について
入、出力電流1,,12‘こついて検討する。
先ずトランジスタQ,,Q2,Q3のェミッタ接地電流
増幅率をhfe、トランジスタQ,,Q2のベース電流
をibとする。かくすると、トランジスタQのベース電
流i広は次式の如く表わされる。i広=市鼻了・ib
……{51又、入力電流1,は次式の如く表わ
される。
ー.ニh2fe+h栓+2.ib …
…【61h燈+1更に出力電流12(トランジスタQ2
のコレクタ電流)は次式の如く表わされる。
12=h企・ib ……{71
‘臥{7}式からいま次式の如く表わされる。
・2=h寿き≦古毒≦2‐1・ ……【8)かく
して、側式から第2図の回路も、電流伝達比12/1,
が略1のカレントミラー回路で、h笹の変化に拘わらず
12/1,が頗る1に近いものであることが解る。但し
、■式と【8}式とでは、その分母及び分子のhfeの
1次の項の係数が夫々2,1なので、12/1,の1に
対する精度は第1図の回路の方が第2図の回路より高い
。又、第2図の回路ではトランジスタQ,,Q2のベー
ス電流の逃げ道がないので、入力電流1,がかなり高周
波を以つて変化する場は、トランジスタQ,,Q2の蓄
積遅れ時間の影響により、出力電流12が入力電流1,
に追従して変化できないという欠点がある。
この点、第1図の回路は問題がない。さて、上述の第1
図及び第2図の回路は、12/1,が略1となるように
構成されているので、12/1,の1に対する精度はか
なり高いことが鱗つた。次に、12/1,が1以外の値
になるように第1図の回路に変更を加えた場合のカレン
トミラー回路について第3図を参照して説明する。この
第3図のカレントミラー回路は、第1図の回路に於ける
トランジスタQ2の代わりにマルチェミツタトランジス
タQ2′を設けた場合で、ここではェミツタが2つある
(又はェミッタ領域の面積が他のトランジスタQ,,Q
3のそれの2倍)場合である。次にこの第3図のカレン
トミラー回路について入,出力電流1,,ら1こついて
検討する。先ず、トランジスタQ,,Q2′,Q3のェ
ミツタ接地電流増幅率をhfe、トランジスタQ,,Q
2′のベース電流を夫々ib,2bとする。かくすると
、トランジスタQのベース電流ib3は次式の如く表わ
される。i広=辞鼻卓‐ib ……■又、入力
電流1,は次式の如く表わされる。
,.=hをe+枇杷+3.ib .・・・
・・胤hfe+1更に出力電流ら(トランジスタQ3の
コレクタ電流)は次式の如く表わされる。
b=水害毒三葦企‐ib ‐‐‐‐‐‐(11)O
■,(11)式からL‘ま次式の如く表わされる。
・2=h菱等≦寿襲撃3‐・.=2‐毒苧きさま芝生き
‐1.‐‐‐‐‐‐(・2)かくして、(12)式から
第3図の回路は電流伝達比12/1,が略2のカレント
ミラー回路であるが、(12)式の分母、分子のhfe
の1次の項の係数が3,1.5と異なるので、12/1
,の2に対する精度はあまり高くないことが解る。
従って、第3図の回路では、トランジスタQ2′のェミ
ッタの数あるいは他のトランジスタQ,,Qのェミッ夕
面積に対する比を2以外に変えたとしても、同様に電流
伝達比12/1,の精度の高いものは得られないことが
解る。
特にhfeの値が小さい場合とか、入力電流1,の周波
数がかなり高い場合(この場合hfeは小さくなる)に
は、電流伝達比12/1,の精度は一層低くなる。そこ
で、本発明は電流伝達比Kが(K〉1)に於いて常に高
精度となる(入力電流が高周波であっても)カレントミ
ラー回路を提案せんとするものである。そこで第4図の
ようなカレントミラー回路を考える。
ここで、トランジスタに1個乃至複数個のコレク夕があ
る場合、そのベースに電流ibを流したとき、任意のコ
レクタに電流Mh笹・ibが流れたとすると、このMを
コレクタ伝達比と定義する。さて、Qxは1個のベース
、1個のェミツタ及び4個のコレクタCx,,Cx2,
C海,C均を有するマルチコレクタ形のトランジスタで
ある。
Qyは1個のベース、1個のェミツタ及び2個のコレク
タCy,,Cy2を有するマルチコレクタ形のトランジ
スタである。トランジスタQxのェミッタが接地され、
ベースがトランジスタQyのェミツタに接続される。ト
ランジスタQxのコレクタCx,がベースに接続され、
コレクタC&がトランジスタQyのコレクタCy,に接
続され、コレクタC梅がトランジスタQyのベースに接
続されると共に電流源回路1を通じて電源+Bに接続さ
れ、コレクタC私が直接電源十Bに接続される。トラン
ジスタQyのコレクタCy,が出力端子2に接続される
と共に、コレクタCy2が電源+Bに直接接続される。
次にこの第4図のカレントミラー回路について入,出力
電流1,,12‘こついて検討する。先ず、トランジス
タQx,Qyのェミッタ接地電流増幅率をhfe、トラ
ンジスタQxのベース電流をmibとする。又、トラン
ジスタQxのコレクタCx,,Cも,Cx3,Cx4の
コレクタ伝達率Mを夫々p,q,1,rとすると、その
コレクタCx,,Cも,Cx3,C均には夫々phfe
・lb,qhfe・ib,hfe・ib,rhfe・i
bの電流が流れるから、mと、p,q,1,rとの間に
は次式が成り立つ。m=p+q+1十r
……(13)又、トランジスタQyのコレクタCy,
十Cy2のコレクタ伝達率Mを夫々s,tとする。
但し、tは以下の説明とは直接の関係はない。かくする
と、トランジスタQyのベース電流ibyは次式の如く
表わされる。iby:害毒手; ‐‐‐…(1心
又、入力電流1,は次式の如く表わされる。
1,=iby+hfe・jb h2fe十(p+1)hfe+m ……(1
5)hfe+I更に出力電流12は次式の如く表わされ
る。
12=qhに・ib十shfe・iby 隼2十9)h2fe+Gm+q)hfe .
・.‐・・(16)hfe+1(15),(16)式か
ら、いま次の如く表わされる。
12=(sp+q)h2fe+(sm+q)hfe.,
,h2fe+(誌)hfe=(sp+q)・h2fe+
(p十・)hfe+■・1.・・・(17)ここで、本
発明では出力電流12が入力電流1,の略K倍となるよ
うにするために、(17)式において以下の2式を満足
させなくてはならない。
Sp+q=K ……(18)Sm
+q ……(19)$市=p
+I又、本発明では構成を簡単にするため上述のコレク
タ伝達比p,q,r,sのうち、r,sを夫々r=0,
s=1とする。
そこで、r=0,s=1を(18),(19)式にそれ
ぞれ代入すると、p+q=K …
…(20)毒害=p十1‐.主三=p+1 …
…(21)が得られる。
又、r=0,s=1と(20)式を(13)式に代入す
ると、m=p+q+1 =K+1 ……(22)となる。
(21)式と(22)式よりmを消去すると、q=Kp
−1 ……(23)が得られる。
本発明においては、更に構成を明確にするためp=1と
する。これを(23)式に代入すると、q=K−1
……(24)が得られる。
第4図において上述の条件p=1,r=0,s=1,q
=K−1を満足する本発明のカレントミラー回路を第5
図に示す。
以下に第5図を参照して、本発明の−実施例を説明する
。
トランジスタQ,,Q2及びQの各ヱミッ夕が基準電位
点(接地)に接続される。トランジスタQ.のコレクタ
が入力電流1,の電流源回路1及びトランジスタQ3の
ベースに接続される。トランジスタQのコレク夕が出力
電流12の得られる出力端子2に接続されると共にその
ェミッタがトランジスタQ,及びQ4の各ベース並びに
トランジスタQ2のコレクタ及びベースに接続される。
トランジスタQ4のコレクタが出力端子2に接続される
。電流源回路1の他端は電源十Bに接続される。そして
、トランジスタQ,,Q2,Q3及びQ4の各ェミッタ
面積比、即ちェミッタ電流比を1:1:1:K−1(K
>1)に選定して、電流伝達比12/1,が略Kとなる
ようにする。この場合出力電流12は次式のように表さ
れる。,2=Kh言責≧弐雀隼m‐1・ ……(29
第5図ではトランジスタQ,,Q2,Q3及びQ4の各
ェミッタ面積比を1:1:1:K−1(K>1)に選定
したが、トランジスタQ,,Q2,Q3及びQ4の個数
を1:1:1:K−1(K>1)に選定してもよい。
この例を第6図に示す。第6図においてトランジスタQ
4は各コレクタ・ェミッタ間が並列接続されると共にそ
の各ベースがトランジスタQ3のェミツタに接続された
K−1個のトランジスタQ4,,Q42・・・・・・か
ら構成される。
第6図ではトランジスタQ,,Q2,Q,Q,,Q2,
・・・の各ェミッタ面積は等しい。次に第7図、第8図
及び第9図を参照して、本発明の他の実施例を説明する
も、これら図に於いて第5図と対応する部分には同一符
号を付して重複説明を省略する。第7図は第5図の回路
にトランジスタQ5を追加し、そのェミッタを接地し、
コレクタを電源+Bに接続し、ベースをトランジスタQ
3のェミッタに酸綴した場合である。
第8図は第5図の回路にトランジスタQ7,Q8を追加
し、トランジスタQ7のェミツ夕を接地し、コレクタを
電源十Bに接続し、ベースをトランジスタQ3のェミッ
タに接続すると共に、トランジスタQ8のエミツタをト
ランジスタQ3のエミッタに接続し、コレクタを電源+
Bに接続し、ベースをトランジスタQ,のコレクタに接
続した場合である。
尚、上述の第7図〜第8図に於ける追加したトランジス
タのェミッタ面積比、即ちそのェミッタ電流比は1また
はその他の値である。
上述の各実施例に於ては、NPNトランジスタの場合に
ついて述べたが、PNPトランジスタでも良い。
上述せる本発明によれば、(25)式から解るように、
電流伝達比12/1,の分数の分母及び分子のhfeの
1次、2次の項の係数が共に等しいので、12/1,の
Kに対する精度はKの如何に拘わらず(入力電流1,の
周波数が高くても)高くなる。
又、h住の1次の項の係数を大にする程その精度は高く
なる。更にトランジスタQ2が設けられているので、ト
ランジスタQ,,Q4のベース電流の逃げ道が確保され
、入力電流1,が高周波(例えば30MHZ程度)であ
っても出力電流12Gまこれに良く追従する。
【図面の簡単な説明】 第1図、第2図及び第3図は従来のカレントミラー回路
を示す回路図、第4図は本発明の説明に供する回路図、
第5図、第6図、第7図、第8図は本発明によるカレン
トミラー回路の実施例を示す回路図である。 1は入力電流1,の電流源回路、2は出力電流12の出
力端子、十Bは電源、Q,〜Q8はトランジスタである
。 第1図 第2図 第3図 第4図 第5図 第6図 第7図 第8図

Claims (1)

    【特許請求の範囲】
  1. 1 第1、第2及び第4のトランジスタQ_1,Q_2
    及びQ_4の各エミツタが基準電位点に接続され、上記
    第1のトランジスタQ_1のコレクタが入力電流I_1
    の電流源回路及び第3のトランジスタQ_3のコレクタ
    が出力電流I_2の得られる出力端子に接続されると共
    にそのエミツタが上記第1及び第4のトランジスタQ_
    1及びQ_4の各ベース並びに上記第2のトランジスタ
    Q_2のコレクタ及びベースに接続され、上記第4のト
    ランジスタQ_4のコレクタが上記出力端子に接続され
    て成り、上記第1、第2、第3及び第4のトランジスタ
    Q_1,Q_2,Q_3及びQ_4の各エミツタ電流の
    比を1:1:1:K−1(但し、K>1)に選定して電
    流伝達比I_2/I_1が略Kとなるようにしたことを
    特徴とするカレントミラー回路。
JP54143025A 1979-11-05 1979-11-05 カレントミラ−回路 Expired JPS6030126B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP54143025A JPS6030126B2 (ja) 1979-11-05 1979-11-05 カレントミラ−回路
AU63868/80A AU538608B2 (en) 1979-11-05 1980-10-30 Current mirror
CA000363846A CA1152582A (en) 1979-11-05 1980-11-03 Current mirror circuit
GB8035362A GB2063608B (en) 1979-11-05 1980-11-04 Current mirror circuits
DE3041591A DE3041591C2 (de) 1979-11-05 1980-11-04 Stromspiegelschaltung
FR8023618A FR2469038A1 (fr) 1979-11-05 1980-11-05 Circuit miroir de courant
NL8006055A NL8006055A (nl) 1979-11-05 1980-11-05 Stroomspiegelschakeling.
US06/480,417 US4467289A (en) 1979-11-05 1983-05-02 Current mirror circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP54143025A JPS6030126B2 (ja) 1979-11-05 1979-11-05 カレントミラ−回路

Publications (2)

Publication Number Publication Date
JPS5666913A JPS5666913A (en) 1981-06-05
JPS6030126B2 true JPS6030126B2 (ja) 1985-07-15

Family

ID=15329153

Family Applications (1)

Application Number Title Priority Date Filing Date
JP54143025A Expired JPS6030126B2 (ja) 1979-11-05 1979-11-05 カレントミラ−回路

Country Status (2)

Country Link
JP (1) JPS6030126B2 (ja)
AU (1) AU538608B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59193644A (ja) * 1983-04-15 1984-11-02 Rohm Co Ltd ステレオ復調器の出力回路
JPS60153015U (ja) * 1984-03-19 1985-10-12 株式会社山武 センサの信号処理回路の出力回路

Also Published As

Publication number Publication date
AU6386880A (en) 1981-05-14
JPS5666913A (en) 1981-06-05
AU538608B2 (en) 1984-08-23

Similar Documents

Publication Publication Date Title
JPH0357310A (ja) 電流増幅器
US4467289A (en) Current mirror circuit
US4217539A (en) Stabilized current output circuit
US4507577A (en) Nth Order function converter
JPH0654852B2 (ja) 光受信回路
US3943432A (en) Electronic feeding bridge
JPS6030127B2 (ja) カレントミラ−回路
JPS6126302A (ja) 電力分配器
JPH0230202B2 (ja) Ritokukahenzofukukairo
JPS607847B2 (ja) カレントミラ−回路
JPH03109808A (ja) 大きな電流比を有する電流ミラー回路
JPS60247303A (ja) 電力分配器
JPS6129203A (ja) 増巾器
JPS6252487B2 (ja)
US4464637A (en) Semi-active notch filter
JPS60111515A (ja) n次フイルタ装置
JPS6057765B2 (ja) カレントミラ−回路
SU1748228A1 (ru) Частотно-зависимый двухполюсник
JPH022191B2 (ja)
SU1083341A2 (ru) Дифференциальный усилитель
JPH0584084B2 (ja)
JPH06177667A (ja) カレントミラー回路と自己バイアス回路
JPH03195109A (ja) 差動増幅回路
JPS60222976A (ja) 電流絶対値回路
JPH0444283B2 (ja)