JPS63308352A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63308352A JPS63308352A JP62145629A JP14562987A JPS63308352A JP S63308352 A JPS63308352 A JP S63308352A JP 62145629 A JP62145629 A JP 62145629A JP 14562987 A JP14562987 A JP 14562987A JP S63308352 A JPS63308352 A JP S63308352A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- interlayer insulating
- opening
- metal layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特に金属バンプ
を有する半導体装置の製造方法に関する。
を有する半導体装置の製造方法に関する。
金属バンプを有する半導体装置はワイヤレスボンディン
グによシチヅプの実装が小容積にできるという特徴を有
するが、バンプの材質によっては酸化のための特性劣化
の問題点を有している。
グによシチヅプの実装が小容積にできるという特徴を有
するが、バンプの材質によっては酸化のための特性劣化
の問題点を有している。
第２図（ａｌ〜（Ｃ）は従来の半導体装置の製造方法の
−例を説明するための工程順に示した半導体チップの断
面図である。
−例を説明するための工程順に示した半導体チップの断
面図である。
第２図（ａ）に示すように、半導体基板１の表面に設け
られた絶縁膜２の上にアルミニクム等の金属層を堆積し
、選択的にエツチングしてバッド３を設け、バッド３を
含む表面に層間絶縁膜４ｆｔ形成し、選択的にエツチン
グしてパッド３の上に第１の開口部を設ける。次に、す
７トオフ法によシ前記第１の開口部のパッド３０表面お
よび前記第１の開口部周縁の層間絶縁膜４の上に延在す
るチタン層６および白金層７の積層を選択的に設ける。
られた絶縁膜２の上にアルミニクム等の金属層を堆積し
、選択的にエツチングしてバッド３を設け、バッド３を
含む表面に層間絶縁膜４ｆｔ形成し、選択的にエツチン
グしてパッド３の上に第１の開口部を設ける。次に、す
７トオフ法によシ前記第１の開口部のパッド３０表面お
よび前記第１の開口部周縁の層間絶縁膜４の上に延在す
るチタン層６および白金層７の積層を選択的に設ける。
次に、第２図（ｂ）に示すように、前記白金層７を含む
表面にホトレジスト膜９を形成し、選択的に露光・現像
して前記第１の開口部を含み且つ前記第１の開口部よシ
僅か大きい第２の開口部を設ける。次に、前記第２の開
口部の白金層７の上に電気めっき法によフ銅めっき層を
堆積してバンプ１１を形成する。次に、バンプ１１の表
面に電気めっき法によシニッケル層１２および金層１３
を順次形成する。
表面にホトレジスト膜９を形成し、選択的に露光・現像
して前記第１の開口部を含み且つ前記第１の開口部よシ
僅か大きい第２の開口部を設ける。次に、前記第２の開
口部の白金層７の上に電気めっき法によフ銅めっき層を
堆積してバンプ１１を形成する。次に、バンプ１１の表
面に電気めっき法によシニッケル層１２および金層１３
を順次形成する。
次に、第２図（Ｃ）に示すように、ホトレジスト膜９を
除去する。
除去する。
上述した従来の半導体装置の製造方法は、ニッケル、金
層がめっきされているバンプの上表面以外はバッグの材
質そのものが露出しており、バンプ材として、例えばＣ
ｕまたははんだを使用した場合、露出部分が酸化されや
すく、酸化による表面の変質が電気的特性の劣化および
バンプ強度の劣化、または耐湿性低下等の信頼性の低下
を招くという問題点があった。
層がめっきされているバンプの上表面以外はバッグの材
質そのものが露出しており、バンプ材として、例えばＣ
ｕまたははんだを使用した場合、露出部分が酸化されや
すく、酸化による表面の変質が電気的特性の劣化および
バンプ強度の劣化、または耐湿性低下等の信頼性の低下
を招くという問題点があった。
本発明の目的は、バンプの全表面を酸化されに半導体装
置の製造方法を提供することにある。
置の製造方法を提供することにある。
半導体基板表面に設けた絶縁膜の上に第１の金属層を堆
積し選択的にエツチングしてバッドを設ける工程と、該
パッドを含む表面に第１の層間絶縁膜を堆積し選択的に
エツチングして前記パッドの上に第１の開口部を設ける
工程と、前記第１の開口部のパッド表面および前記第１
の開口部周縁の前記第１の層間絶縁膜上に延在する第２
の金属層を設け該第２の金属層を含む表面に第２の層間
絶縁膜を設ける工程と、該第２の層間絶縁膜の上にホト
レジスト膜を形成し選択的ｔ／Ｃｇ光・現像して前記第
１の開口部を含み且つ前記第１の開口部よシ僅かに大き
い第２の開口部を設ける工程と、前記ホトレジスト膜を
マスクとして前記第２の層間絶縁膜をエツチングし前記
第２の金属層表面を露出させ且つ前記ホトレジスト膜の
下側にアンダーカット部を形成する工程と、熱処理で前
記ｔｆ、ｙ！トレジスト膜を軟化させて前記アンダーカ
ット部を塞ぐ工程と、前記第２の開口部の前記第２の金
Ｘ屑表面に金属をめっきしてバンプを形成し前記ホトレ
ジスト膜を除去する工程と、前記バンプに金属層をめっ
きし前記第２の層間絶縁膜を除去する工程とを含んで構
成される。
積し選択的にエツチングしてバッドを設ける工程と、該
パッドを含む表面に第１の層間絶縁膜を堆積し選択的に
エツチングして前記パッドの上に第１の開口部を設ける
工程と、前記第１の開口部のパッド表面および前記第１
の開口部周縁の前記第１の層間絶縁膜上に延在する第２
の金属層を設け該第２の金属層を含む表面に第２の層間
絶縁膜を設ける工程と、該第２の層間絶縁膜の上にホト
レジスト膜を形成し選択的ｔ／Ｃｇ光・現像して前記第
１の開口部を含み且つ前記第１の開口部よシ僅かに大き
い第２の開口部を設ける工程と、前記ホトレジスト膜を
マスクとして前記第２の層間絶縁膜をエツチングし前記
第２の金属層表面を露出させ且つ前記ホトレジスト膜の
下側にアンダーカット部を形成する工程と、熱処理で前
記ｔｆ、ｙ！トレジスト膜を軟化させて前記アンダーカ
ット部を塞ぐ工程と、前記第２の開口部の前記第２の金
Ｘ屑表面に金属をめっきしてバンプを形成し前記ホトレ
ジスト膜を除去する工程と、前記バンプに金属層をめっ
きし前記第２の層間絶縁膜を除去する工程とを含んで構
成される。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図（ａ）〜（ｇ）は本発明の一実施例を説明するた
めの工程ｊ１ハに示した半導体チップの断面図である。
めの工程ｊ１ハに示した半導体チップの断面図である。
まず、第１図（ａ）に示すように、半導体基板１０表面
に設けられたＭＡ緑模膜２上に蒸着法またはスパッタリ
ング法によシ膜厚１μｍのアルミエクム層を堆積し、反
応性イオンエツチングによ勺選択的に除去しバッド３を
形成する。
に設けられたＭＡ緑模膜２上に蒸着法またはスパッタリ
ング法によシ膜厚１μｍのアルミエクム層を堆積し、反
応性イオンエツチングによ勺選択的に除去しバッド３を
形成する。
次に、バッド３を含む表面にＣＶＤ法によシリコン窒化
物またはシリコン窒化物からなる層間絶縁膜４を堆積し
、選択的にエツチングしてバッド３の上に第１の開口部
５を形成する。
物またはシリコン窒化物からなる層間絶縁膜４を堆積し
、選択的にエツチングしてバッド３の上に第１の開口部
５を形成する。
次に、第１図（ｂ）に示すように、リフトオフ法により
開口部５のパッド３０表面および開口部５０周縁の層間
絶縁膜４の上に延在する膜厚０．１μｍのチタン層６お
よび膜厚０．１μｍの白金層７を順次堆積させた積層を
選択的に設ける。次に、前記積層を含む表面にポリイミ
ド系樹脂膜８を２〜３μｍの厚さに形成し、１００〜１
５０℃で１５分間のベーキングを行う。
開口部５のパッド３０表面および開口部５０周縁の層間
絶縁膜４の上に延在する膜厚０．１μｍのチタン層６お
よび膜厚０．１μｍの白金層７を順次堆積させた積層を
選択的に設ける。次に、前記積層を含む表面にポリイミ
ド系樹脂膜８を２〜３μｍの厚さに形成し、１００〜１
５０℃で１５分間のベーキングを行う。
次に、第１図（Ｃ）に示すように、ポリイミド系樹脂膜
８の上に厚さ約２０μｍのホトレジスト膜９を形成し、
選択的に露光・現像して開口部５を含み且つ開口部５よ
り僅か大きい開口部１０を設け、１５０℃で３０〜４５
分間のベーキングを行う０次に、ヒドラジンを含む溶液
によ）ポリイミド系樹脂膜８の側面ｔ−２〜５μｍエツ
チングしてホトレジスト族９の下側にアンダーカット部
１１を形成する。
８の上に厚さ約２０μｍのホトレジスト膜９を形成し、
選択的に露光・現像して開口部５を含み且つ開口部５よ
り僅か大きい開口部１０を設け、１５０℃で３０〜４５
分間のベーキングを行う０次に、ヒドラジンを含む溶液
によ）ポリイミド系樹脂膜８の側面ｔ−２〜５μｍエツ
チングしてホトレジスト族９の下側にアンダーカット部
１１を形成する。
次に、第１図（ｄ）に示すように、１８０℃程度のベー
キングを行ないホトレジスト膜９を軟化させてアンダー
カット部１１を塞ぐ。このとき、ポリイミド系樹脂膜８
の側面に空洞を生ずる可能性があるが、支障はない。
キングを行ないホトレジスト膜９を軟化させてアンダー
カット部１１を塞ぐ。このとき、ポリイミド系樹脂膜８
の側面に空洞を生ずる可能性があるが、支障はない。
次に、第１図（ｅ）に示すように、白金層７の上に１８
〜２０μｍの厚さの銅めっき層を堆積してバンプ１２を
形成する。
〜２０μｍの厚さの銅めっき層を堆積してバンプ１２を
形成する。
次に、第１図（ｆｌに示すように、ホトレジスト膜９を
除去し、ポリイミド系樹脂膜８をマスクとしてバンプ１
２の表面にニッケル層１３および金層１４をそれぞれ１
〜ｆ２μｍの厚さに順次めっきで堆積する。
除去し、ポリイミド系樹脂膜８をマスクとしてバンプ１
２の表面にニッケル層１３および金層１４をそれぞれ１
〜ｆ２μｍの厚さに順次めっきで堆積する。
次に、第１図（ｇ）に示すように、ポリイミド系樹脂膜
８を除去する。
８を除去する。
ここで、チタン層６の代シにクロム層を、白金層７の代
シに銅層を用いても艮い。
シに銅層を用いても艮い。
以上説明したように本発明は、ホトレジスト膜をマスク
として金属をめっきしてバンプを形成し、第２の層間絶
縁膜をマスクとしてバンプの全表面を難酸化性金属のめ
っき層で被覆することにより、酸化、その他によるバン
プ表面の変′Ｒを防ぎ、電気的特性の劣化およびバンプ
強度の劣化を抑制して、半導体装置の信頼性の向上を実
現することができるという効果を有する。
として金属をめっきしてバンプを形成し、第２の層間絶
縁膜をマスクとしてバンプの全表面を難酸化性金属のめ
っき層で被覆することにより、酸化、その他によるバン
プ表面の変′Ｒを防ぎ、電気的特性の劣化およびバンプ
強度の劣化を抑制して、半導体装置の信頼性の向上を実
現することができるという効果を有する。
第１図（ａｌ〜（ωは本発明の一実施例を説明するため
の工程順に示した半導体チップの断面図、第２図（ａ）
〜（Ｃ）は従来の半導体装置の製造方法の一例を説明す
るための工程順に示した半導体チップの断面図である。 ｌ・・・・・・半導体基板、２・・・・・・絶縁膜、３
・・・・・・パッド、４・・・・・・層間絶縁膜、５・
・・・・・開口部、６・・・・・・チタン層、７・・・
・・・白金層、８・・・・・・ポリイミド系樹脂膜、９
・・・・・・ホトレジスト膜、１０・・・・・・開口部
、１１・・・・・・アンダーカット部、１２・・・・・
・バンプ、１３・・・・・・ニッケル層、１４・・・・
・・金層。 −轡ｒ＼ 代理人 弁理士 内 原 晋・ 、？７）」 ｌ
図
の工程順に示した半導体チップの断面図、第２図（ａ）
〜（Ｃ）は従来の半導体装置の製造方法の一例を説明す
るための工程順に示した半導体チップの断面図である。 ｌ・・・・・・半導体基板、２・・・・・・絶縁膜、３
・・・・・・パッド、４・・・・・・層間絶縁膜、５・
・・・・・開口部、６・・・・・・チタン層、７・・・
・・・白金層、８・・・・・・ポリイミド系樹脂膜、９
・・・・・・ホトレジスト膜、１０・・・・・・開口部
、１１・・・・・・アンダーカット部、１２・・・・・
・バンプ、１３・・・・・・ニッケル層、１４・・・・
・・金層。 −轡ｒ＼ 代理人 弁理士 内 原 晋・ 、？７）」 ｌ
図
Claims (1)
- 半導体基板表面に設けた絶縁膜の上に第１の金属層を堆
積し選択的にエッチングしてパッドを設ける工程と、該
パッドを含む表面に第１の層間絶縁膜を堆積し選択的に
エッチングして前記パッドの上に第１の開口部を設ける
工程と、前記第１の開口部のパッド表面および前記第１
の開口部周縁の前記第１の層間絶縁膜上に延在する第２
の金属層を設け該第２の金属層を含む表面に第２の層間
絶縁膜を設ける工程と、該第２の層間絶縁膜の上にホト
レジスト膜を形成し選択的に露光・現像して前記第１の
開口部を含み且つ前記第１の開口部より僅かに大きい第
２の開口部を設ける工程と、前記ホトレジスト膜をマス
クとして前記第２の層間絶縁膜をエッチングし前記第２
の金属層表面を露出させ且つ前記ホトレジスト膜の下側
にアンダーカット部を形成する工程と、熱処理で前記ホ
トレジスト膜を軟化させて前記アンダーカット部を塞ぐ
工程と、前記第２の開口部の前記第２の金属層表面に金
属をめっきしてバンプを形成し前記ホトレジスト膜を除
去する工程と、前記バンプに金属層をめっきし前記第２
の層間絶縁膜を除去する工程とを含むことを特徴とする
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62145629A JPS63308352A (ja) | 1987-06-10 | 1987-06-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62145629A JPS63308352A (ja) | 1987-06-10 | 1987-06-10 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63308352A true JPS63308352A (ja) | 1988-12-15 |
Family
ID=15389423
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62145629A Pending JPS63308352A (ja) | 1987-06-10 | 1987-06-10 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63308352A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5244833A (en) * | 1989-07-26 | 1993-09-14 | International Business Machines Corporation | Method for manufacturing an integrated circuit chip bump electrode using a polymer layer and a photoresist layer |
-
1987
- 1987-06-10 JP JP62145629A patent/JPS63308352A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5244833A (en) * | 1989-07-26 | 1993-09-14 | International Business Machines Corporation | Method for manufacturing an integrated circuit chip bump electrode using a polymer layer and a photoresist layer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100264479B1 (ko) | 범프전극의 구조와 그 형성방법 | |
| US6576540B2 (en) | Method for fabricating substrate within a Ni/Au structure electroplated on electrical contact pads | |
| JP2622156B2 (ja) | 集積回路パッド用の接触方法とその構造 | |
| US20070273025A1 (en) | Device Comprising Circuit Elements Connected By Bonding Bump Structure | |
| JPS63122248A (ja) | 半導体装置の製造方法 | |
| JPH02253628A (ja) | 半導体装置の製造方法 | |
| JPH03101234A (ja) | 半導体装置の製造方法 | |
| JPS6331138A (ja) | 半導体装置の製造方法 | |
| JPH03101233A (ja) | 電極構造及びその製造方法 | |
| JP3733077B2 (ja) | 半導体装置およびその製造方法 | |
| JPH07240434A (ja) | バンプ電極、およびその製造方法 | |
| JP2942424B2 (ja) | 半導体素子収納用パッケージ | |
| JPH01238044A (ja) | 半導体装置 | |
| JPH03268385A (ja) | はんだバンプとその製造方法 | |
| JPH0350734A (ja) | 集積回路の製造方法 | |
| JPH0974096A (ja) | はんだバンプ実装用端子電極形成方法 | |
| JPS639662B2 (ja) | ||
| JPS61225839A (ja) | バンプ電極の形成方法 | |
| JPH0715909B2 (ja) | 半導体装置の製造方法 | |
| JP2600669B2 (ja) | 転写バンプ用金属突起 | |
| JPS61251152A (ja) | バンプ形成方法 | |
| JPS62188343A (ja) | 半導体装置の製造方法 | |
| JPH0294442A (ja) | 半導体装置の製造方法 | |
| JPH04162532A (ja) | 半導体装置 | |
| JPS62177935A (ja) | 半導体装置実装用部品およびこれを用いた半導体装置の製造方法 |