JPS6033675A - 文字読取装置 - Google Patents
文字読取装置Info
- Publication number
- JPS6033675A JPS6033675A JP58141858A JP14185883A JPS6033675A JP S6033675 A JPS6033675 A JP S6033675A JP 58141858 A JP58141858 A JP 58141858A JP 14185883 A JP14185883 A JP 14185883A JP S6033675 A JPS6033675 A JP S6033675A
- Authority
- JP
- Japan
- Prior art keywords
- bit matrix
- memory
- character
- matrix
- deformation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
- G06V10/00—Arrangements for image or video recognition or understanding
- G06V10/70—Arrangements for image or video recognition or understanding using pattern recognition or machine learning
- G06V10/74—Image or video pattern matching; Proximity measures in feature spaces
- G06V10/75—Organisation of the matching processes, e.g. simultaneous or sequential comparisons of image or video features; Coarse-fine approaches, e.g. multi-scale approaches; using context analysis; Selection of dictionaries
- G06V10/751—Comparing pixel values or logical combinations thereof, or feature values having positional relevance, e.g. template matching
Landscapes
- Engineering & Computer Science (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Computing Systems (AREA)
- Databases & Information Systems (AREA)
- Artificial Intelligence (AREA)
- General Health & Medical Sciences (AREA)
- Medical Informatics (AREA)
- Software Systems (AREA)
- Health & Medical Sciences (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Multimedia (AREA)
- Character Discrimination (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
この発明は、特にビットマトリックス法による専用の距
離演算回路を備えた光学式文字読取装置に関する。
離演算回路を備えた光学式文字読取装置に関する。
第１図は光学式文字読取装置の従来例を示す構成図、第
１Ａ図は撮像画像の処理方法を説明するだめの説明図、
第１Ｂ図は第１図における演算処理装置の動作を概略的
に説明するためのフローチャートである。第１図におい
て、１は工業用テレビジョン（ＩＴＶ）カメラの如き撮
像装置、２は二値化回路、３はモニタテレビ、４は特徴
抽出回路、５は画像メモリ、６はマイクロコンピュータ
の如き演算処理装置、７はプログラムメモリ（ＲＯＭ；
リードオンメモリ）、８は一時メモリ（ＲＡＭ；ランダ
ムアクセスメモリ）、９は入出力インタフェイス、１０
はシステムバスである。
１Ａ図は撮像画像の処理方法を説明するだめの説明図、
第１Ｂ図は第１図における演算処理装置の動作を概略的
に説明するためのフローチャートである。第１図におい
て、１は工業用テレビジョン（ＩＴＶ）カメラの如き撮
像装置、２は二値化回路、３はモニタテレビ、４は特徴
抽出回路、５は画像メモリ、６はマイクロコンピュータ
の如き演算処理装置、７はプログラムメモリ（ＲＯＭ；
リードオンメモリ）、８は一時メモリ（ＲＡＭ；ランダ
ムアクセスメモリ）、９は入出力インタフェイス、１０
はシステムバスである。
以下、第１Ａ、ＩＢ図を参照してその動作を説明する。
撮像対象となる文字、数字等のパターンは、撮像装置１
において水平（Ｘ）方向の走査を垂直（Ｙ）方向に順次
繰り返すことし二よりビデオ信号に変換され、二値化回
路２により、例えば背景となる部分は論理″′０”、パ
ターンを表わす部分は論理＠１″の如く二値化される。
において水平（Ｘ）方向の走査を垂直（Ｙ）方向に順次
繰り返すことし二よりビデオ信号に変換され、二値化回
路２により、例えば背景となる部分は論理″′０”、パ
ターンを表わす部分は論理＠１″の如く二値化される。
このとき、論理５１”で表わされる各画素のつらなりを
セグメント（線素）と呼ぶことにすると、対象となるパ
ターンは第１Ａ図の如くセグメン）ＳＢのかたまりとし
て表わすことができる。なお、第１Ａ図において、Ｐは
パターンを示し、Ｎはノイズを示しており、ノイズＮに
ついてもセグメントＳＥを考えることができる。特徴抽
出回路４は、これらセグメン）ＳＥの始端または終端の
Ｘ、Ｙ座標、その長さ等の各種情報を抽出し、メモリ５
はこれらの情報を記憶する。演算処理装置６は、このメ
モリ５の内容にもとづいて、第１Ｂ図の如き処理を実行
する。
セグメント（線素）と呼ぶことにすると、対象となるパ
ターンは第１Ａ図の如くセグメン）ＳＢのかたまりとし
て表わすことができる。なお、第１Ａ図において、Ｐは
パターンを示し、Ｎはノイズを示しており、ノイズＮに
ついてもセグメントＳＥを考えることができる。特徴抽
出回路４は、これらセグメン）ＳＥの始端または終端の
Ｘ、Ｙ座標、その長さ等の各種情報を抽出し、メモリ５
はこれらの情報を記憶する。演算処理装置６は、このメ
モリ５の内容にもとづいて、第１Ｂ図の如き処理を実行
する。
すなわち、上記セグメントには、その発生順序に応じた
所定の番号（単片番号）が付されるが、さらに、この単
片間の連結性を解析することにより、各単片に被片（ま
たはパターン）番号をつけて各被片またはパターンに分
離する。これが、第１Ｂ図■の連結性解析処理である。
所定の番号（単片番号）が付されるが、さらに、この単
片間の連結性を解析することにより、各単片に被片（ま
たはパターン）番号をつけて各被片またはパターンに分
離する。これが、第１Ｂ図■の連結性解析処理である。
こ５して分離される被片またはパターンは、それが検査
または識別すべき対象であるならば、所定の大きさを有
している筈であるから、これよりも小さすぎるもの、ま
たは大きすぎるものはノイズとして除去する（第１Ｂ図
＠参照）。したがって、第１Ａ図のノイズＮは識別また
は検査の対象から除外される。
または識別すべき対象であるならば、所定の大きさを有
している筈であるから、これよりも小さすぎるもの、ま
たは大きすぎるものはノイズとして除去する（第１Ｂ図
＠参照）。したがって、第１Ａ図のノイズＮは識別また
は検査の対象から除外される。
次いで、第１Ａ図にＡＰで示される如き所定幅Ｗ。
高さＨの外接枠（仮想枠）を設定して被片またはパター
ンの切り出しを行なうとともに（第１Ｂ図の参照）、こ
れを所定数（横Ｎ、縦Ｍ）のメツシュに分割し、該メツ
シュ内にセグメントが１つでも存在するか否かに応じて
°Ｎｊｊ、”ｏＨを対応させることにより、被片または
パターンを所定の大きさくＮＸＭ）のマトリックスで表
現することができる。なお、このよ５にして作成される
マトリックスをビットマトリックスＢ（太字はマトリッ
クスであることを示す。）と呼ぶが、このビットマトリ
ックスを演算するのが第１Ｂ図Ｏである。
ンの切り出しを行なうとともに（第１Ｂ図の参照）、こ
れを所定数（横Ｎ、縦Ｍ）のメツシュに分割し、該メツ
シュ内にセグメントが１つでも存在するか否かに応じて
°Ｎｊｊ、”ｏＨを対応させることにより、被片または
パターンを所定の大きさくＮＸＭ）のマトリックスで表
現することができる。なお、このよ５にして作成される
マトリックスをビットマトリックスＢ（太字はマトリッ
クスであることを示す。）と呼ぶが、このビットマトリ
ックスを演算するのが第１Ｂ図Ｏである。
ところで、各パターンのビットマトリックスの各要素（
エレメントまたはビット）は、常に１１＃または１０”
となるもの、または′０”になったり＠１＃になったり
するものを含んでいるので、これを次の如く４種類に分
類する。
エレメントまたはビット）は、常に１１＃または１０”
となるもの、または′０”になったり＠１＃になったり
するものを含んでいるので、これを次の如く４種類に分
類する。
イ）パターン要素；常に′１”となるもの。
リブランク要素；常に１０”となるもの。
ハ）マスク要素；′″１”か１０＃か不定なもの。
二）変形要素；変形鎖を構成するもの。
これらの要素を用いて、例えば数字「５」を表現すると
第２図の如くなる。なお、第２図は数字「５」のビット
マトリックスを説明する説明図である。図中「ｏ」印は
変形要素、ロトｏ−ＯＪ印は複数の変形要素からなる変
形鎖、１−×ｊ印はマスク要素空白部はブランク要素で
あり、パターン要素はここでは変形要素の中に包含され
ていて、実際には用いられていない。また、このように
各パターンを表現することをパターンの［クラスタ化」
と云い、クラスタ化されたマトリックスをクラスタマト
リックスと呼ぶことにする。このクラスタマトリックス
は、このまＮの形では使用することができないので、以
下の如き諸量を定義する。すなわち、成る文字にのクラ
スタマトリックスＢ（ｉ、ｊ） について、その構成要素がどのような種類のものからな
るかを表すもので、その構成要素がバター／要素または
変形要素であるとき１１“とし、それ以外のときは′Ｏ
ｎとして作られる標準ビットマトリックスＢＢ （’ｐ
Ｊ ）と、構成要素がマスク要素以外ならばＩＩ １
ｕとし、マスク要素ならば＠０″として作られるマスク
ビットマトリックスＢ （１、Ｊ ）とを定義するとと
もに、未知のビットマトリックスＢ （ｌ、 ｊ ）に
作用する変形オペレータ６になるものを定義する。この
変形オペレータ尋 による操作を に ＝６ （Ｂ（ｉ、ｊ）） の如く表わし、変形鎖と対応する未知ビットマトリック
スＢ（！、ｊ）の各要素の少なくとも１つが′１”なら
ば、その変形鎖を構成する変形要素をすべて′１＃にし
、その他の場合はＢ（ｊ、ｊ）のま私つまり不変とする
もので、その結果、マトリックスＢ（Ｌｊ）と同じ大き
さのマトリックスが得られることになる。以上のことを
整理すると、次のようになる。
第２図の如くなる。なお、第２図は数字「５」のビット
マトリックスを説明する説明図である。図中「ｏ」印は
変形要素、ロトｏ−ＯＪ印は複数の変形要素からなる変
形鎖、１−×ｊ印はマスク要素空白部はブランク要素で
あり、パターン要素はここでは変形要素の中に包含され
ていて、実際には用いられていない。また、このように
各パターンを表現することをパターンの［クラスタ化」
と云い、クラスタ化されたマトリックスをクラスタマト
リックスと呼ぶことにする。このクラスタマトリックス
は、このまＮの形では使用することができないので、以
下の如き諸量を定義する。すなわち、成る文字にのクラ
スタマトリックスＢ（ｉ、ｊ） について、その構成要素がどのような種類のものからな
るかを表すもので、その構成要素がバター／要素または
変形要素であるとき１１“とし、それ以外のときは′Ｏ
ｎとして作られる標準ビットマトリックスＢＢ （’ｐ
Ｊ ）と、構成要素がマスク要素以外ならばＩＩ １
ｕとし、マスク要素ならば＠０″として作られるマスク
ビットマトリックスＢ （１、Ｊ ）とを定義するとと
もに、未知のビットマトリックスＢ （ｌ、 ｊ ）に
作用する変形オペレータ６になるものを定義する。この
変形オペレータ尋 による操作を に ＝６ （Ｂ（ｉ、ｊ）） の如く表わし、変形鎖と対応する未知ビットマトリック
スＢ（！、ｊ）の各要素の少なくとも１つが′１”なら
ば、その変形鎖を構成する変形要素をすべて′１＃にし
、その他の場合はＢ（ｊ、ｊ）のま私つまり不変とする
もので、その結果、マトリックスＢ（Ｌｊ）と同じ大き
さのマトリックスが得られることになる。以上のことを
整理すると、次のようになる。
かかる標準ビットマトリックスＢ ｓ （’ ｐ Ｊ
）、マスクビットマトリックスＢ （ｊ、ｊ）を例示す
ると第３，４図の如くなる。なお、これは数字「５」の
場合であり、また、第３図の空白部には＠０″、第４図
の空白部には′１”がそれぞれ入れられるものである。
）、マスクビットマトリックスＢ （ｊ、ｊ）を例示す
ると第３，４図の如くなる。なお、これは数字「５」の
場合であり、また、第３図の空白部には＠０″、第４図
の空白部には′１”がそれぞれ入れられるものである。
また、各文字またはパターンに対応する標準ビットマト
リックスＢ 、マスクビットマトリ７２７８Ｍ等は辞書
パターンとして所定のメモリに記憶される。
リックスＢ 、マスクビットマトリ７２７８Ｍ等は辞書
パターンとして所定のメモリに記憶される。
次に、このように定義される諸量を用いて未知パターン
Ｂ（ｉ、ｊ）と所定の文字にとの距離Ｄ （Ｂ）を次式
で定義する。
Ｂ（ｉ、ｊ）と所定の文字にとの距離Ｄ （Ｂ）を次式
で定義する。
Ｊ” （Ｂ （１，Ｊ ）月〕 −・・・・・（１）な
お、（１）式において、「■」は制他的論理和演算を、
「・」印は論理積波ηを、また「Σ」は算術総和演算を
施すことを意味する。こプすることにより、すべてのパ
ターンについて、距離の集合（ＤＫ（Ｂ））をめること
ができる。そして、その最小値Ｄ１とそのときの文字（
パターン）Ｋｏおよび第２番目に小さい距離Ｄ２を抽出
し、これらが Ｄ１≦ＤＵ Ｄ２− Ｄ１≦ＤＬ ・・・・−（２）なる条件を満た
すとき、未知パターンＢ（ｉ、ｊ）を文字ＫＯであると
判定する。なお、ＤＵ、Ｄ、は実験によりめられる上、
下限設定値である。
お、（１）式において、「■」は制他的論理和演算を、
「・」印は論理積波ηを、また「Σ」は算術総和演算を
施すことを意味する。こプすることにより、すべてのパ
ターンについて、距離の集合（ＤＫ（Ｂ））をめること
ができる。そして、その最小値Ｄ１とそのときの文字（
パターン）Ｋｏおよび第２番目に小さい距離Ｄ２を抽出
し、これらが Ｄ１≦ＤＵ Ｄ２− Ｄ１≦ＤＬ ・・・・−（２）なる条件を満た
すとき、未知パターンＢ（ｉ、ｊ）を文字ＫＯであると
判定する。なお、ＤＵ、Ｄ、は実験によりめられる上、
下限設定値である。
このよ５にして未知のパターンＢと各辞書パターンとの
距離Ｄ をめる場合に、パターンの種類が多くなると、
（１）式の演算回数が増えて、処理時間も長くなる。そ
こで、判定結果を得る迄の演算回数を減らすために、ビ
ットマトリックスを所定数のブロックに分割してブロッ
ク毎に距離演算を行ない、距離が大きくなるパターンを
除去する操作を繰り返し、ブロック毎の距離の累積値が
小さいパターン種別に絞って行くことにより、演算回数
を減らし、高速化を図る方法が考えられる。これが、第
１Ｂ図■に示されるブロック化距離演算方式で、既に出
願人が提案しているところである（特願昭５８−９８０
５号参照）。なお、距離Ｄ が演算されＮば、この値に
もとづいて先の（２）式の如き比較を行な５ことにより
文字の判定を行ない（第１Ｂ図θ参照）、その結果を出
力して（第１Ｂ図の参照）、一連の処理を終了する。こ
の方式によれば、例えば４桁の数字を読取る場合、従来
２ないし３砂掛かっていた読取時間を１，３秒程度に短
縮することが可能である。しかしながら、より一層の高
速化を図るためにはマイクロプロセッサの高速なものを
選定する等の方法では不充分であり、このため、処理時
間の主要な部分を占める距離演算をハードウェアで実現
する回路の出現が望まれていた。
距離Ｄ をめる場合に、パターンの種類が多くなると、
（１）式の演算回数が増えて、処理時間も長くなる。そ
こで、判定結果を得る迄の演算回数を減らすために、ビ
ットマトリックスを所定数のブロックに分割してブロッ
ク毎に距離演算を行ない、距離が大きくなるパターンを
除去する操作を繰り返し、ブロック毎の距離の累積値が
小さいパターン種別に絞って行くことにより、演算回数
を減らし、高速化を図る方法が考えられる。これが、第
１Ｂ図■に示されるブロック化距離演算方式で、既に出
願人が提案しているところである（特願昭５８−９８０
５号参照）。なお、距離Ｄ が演算されＮば、この値に
もとづいて先の（２）式の如き比較を行な５ことにより
文字の判定を行ない（第１Ｂ図θ参照）、その結果を出
力して（第１Ｂ図の参照）、一連の処理を終了する。こ
の方式によれば、例えば４桁の数字を読取る場合、従来
２ないし３砂掛かっていた読取時間を１，３秒程度に短
縮することが可能である。しかしながら、より一層の高
速化を図るためにはマイクロプロセッサの高速なものを
選定する等の方法では不充分であり、このため、処理時
間の主要な部分を占める距離演算をハードウェアで実現
する回路の出現が望まれていた。
この発明はかかる事情のもとになされたもので、ビット
マ） ＩＪラックス法用いた文字読取装置における未知
パターンと各辞書パターンとの距離演算速度をより一層
向上させることを目的とする。
マ） ＩＪラックス法用いた文字読取装置における未知
パターンと各辞書パターンとの距離演算速度をより一層
向上させることを目的とする。
未知パターンのビットマトリックスに作用する変形鎖を
その作用方向を考慮した所定数の変形木ビットマトリッ
クスに分解してこれを記憶せしめておくとともに、この
変形木ビットマトリックスと未知ビットマトリックスと
の論理積演算をし、これを所定数の２次元局部メモリを
介して順次取り出して論理和演算した後マスクビットマ
トリックスとの論理積演算を行なう変形操作演算回路を
設け、その出力と別途記憶されている標準ビットマトリ
ックスとの排他的論理和演算を行なうことにより、未知
パターンと各辞書パターンとの距離を専用の演算回路を
用いてハード的にめるようにした点にある。
その作用方向を考慮した所定数の変形木ビットマトリッ
クスに分解してこれを記憶せしめておくとともに、この
変形木ビットマトリックスと未知ビットマトリックスと
の論理積演算をし、これを所定数の２次元局部メモリを
介して順次取り出して論理和演算した後マスクビットマ
トリックスとの論理積演算を行なう変形操作演算回路を
設け、その出力と別途記憶されている標準ビットマトリ
ックスとの排他的論理和演算を行なうことにより、未知
パターンと各辞書パターンとの距離を専用の演算回路を
用いてハード的にめるようにした点にある。
第５図はこの発明の実施例を示す構成図、第５Ａ図は第
５図の距離演算回路の具体例を示すブロック図、第６図
は変形鎖のベクトル表現方法を説明する説明図、第７図
は変形オペレータと変形木ビットマトリックスとの関係
を説明する説明図、第８図は変形操作およびマスク操作
を行なう変形操作演算回路の具体例を示す構成図、第９
図は第８図における２次元局部メモリを示す構成図であ
る。
５図の距離演算回路の具体例を示すブロック図、第６図
は変形鎖のベクトル表現方法を説明する説明図、第７図
は変形オペレータと変形木ビットマトリックスとの関係
を説明する説明図、第８図は変形操作およびマスク操作
を行なう変形操作演算回路の具体例を示す構成図、第９
図は第８図における２次元局部メモリを示す構成図であ
る。
第５図からも明らかなように、この実施例は、演算処理
装置乙によって制御される距離演算回路１１を有する点
が特徴である。この距離演算回路１１は第５Ａ図に詳細
に示されるよ５に、クロック発生回路１２、アンドゲー
ト１３、アドレス用カウンタ回路１４、フレーム回数カ
ウンタ回路１５、演算制御回路１６、ビットマトリック
スＢ記憶用メモリ１７（１７ａ、１７ｂ）、標準ビット
マトリックスＢＳ記憶用メモリ１８、マスクビットマト
リック１８Ｍ記憶用メモリ１９、変形ビットマトリック
スＤ記憶用メモリ２０、ビットマトリックス切換回路２
１、変形操作演算回路２２、排他的論理和（ＥＯＲ）ゲ
ート２３、距離カウント書込制御回路２４、距離カウン
タ２５、距離メモリ２６、クラスタマトリックスのアド
レスバス２７およびビットマトリックスのアドレスバス
２８等より構成されている。
装置乙によって制御される距離演算回路１１を有する点
が特徴である。この距離演算回路１１は第５Ａ図に詳細
に示されるよ５に、クロック発生回路１２、アンドゲー
ト１３、アドレス用カウンタ回路１４、フレーム回数カ
ウンタ回路１５、演算制御回路１６、ビットマトリック
スＢ記憶用メモリ１７（１７ａ、１７ｂ）、標準ビット
マトリックスＢＳ記憶用メモリ１８、マスクビットマト
リック１８Ｍ記憶用メモリ１９、変形ビットマトリック
スＤ記憶用メモリ２０、ビットマトリックス切換回路２
１、変形操作演算回路２２、排他的論理和（ＥＯＲ）ゲ
ート２３、距離カウント書込制御回路２４、距離カウン
タ２５、距離メモリ２６、クラスタマトリックスのアド
レスバス２７およびビットマトリックスのアドレスバス
２８等より構成されている。
演算を行な５ためのクロック信号は、クロック発生部１
２より出されており、各部へ送るか否かは、演算制御回
路１６から所定の指令をゲート１６へ与えることにより
制御される。演算処理装置６は、変形鎖の長さ１．（変
形鎖を構成する要素の数）を演算制御回路１６に設定し
た後、距離演算回路を起動し、該回路による距離演算が
終了すると、その旨が演算制御回路１６から演算処理装
置６へ通知される。また、演算処理装置６は、画像メモ
リ５からのデータにもとづいてビットマトリックスＢ（
ｉ、ｊ）（ｉ−１〜Ｎ、ｊ＝１〜Ｍ）を測定してメモリ
１７のいず′れか一方、例えば１７ａへ書き込む。
２より出されており、各部へ送るか否かは、演算制御回
路１６から所定の指令をゲート１６へ与えることにより
制御される。演算処理装置６は、変形鎖の長さ１．（変
形鎖を構成する要素の数）を演算制御回路１６に設定し
た後、距離演算回路を起動し、該回路による距離演算が
終了すると、その旨が演算制御回路１６から演算処理装
置６へ通知される。また、演算処理装置６は、画像メモ
リ５からのデータにもとづいてビットマトリックスＢ（
ｉ、ｊ）（ｉ−１〜Ｎ、ｊ＝１〜Ｍ）を測定してメモリ
１７のいず′れか一方、例えば１７ａへ書き込む。
メモリ１７は、１７ａと１７ｂとが対に構成されていて
、変形オペレータ（変形木ピットマトリックス）による
演算の各過程毎の結果が保存される。
、変形オペレータ（変形木ピットマトリックス）による
演算の各過程毎の結果が保存される。
なお、変形オペレータ演算は、辞書パターンで定義され
る変形鎖の長さｔから１を引いた値、つまり最高ＣＬ−
１）回だけメモリ１７ａ、１７ｂから交互にデータを読
み出しまたは書き込むことにより実行される。
る変形鎖の長さｔから１を引いた値、つまり最高ＣＬ−
１）回だけメモリ１７ａ、１７ｂから交互にデータを読
み出しまたは書き込むことにより実行される。
一方、変形オペレータは、変形ビットマトリツクスＤに
分解されてフレームメモリ２０へ書き込まれており、標
準ビットマトリックスＢｓ＆まフレームメモリ１日に、
また、マスクビットマトリックスＢＫはフレームメモリ
１９にそれぞれ書き込まれている。つまり、各文字毎の
辞書ノくターン４家メモリ１８，１９，２０の中にすべ
て格納されており、これらは必要に応じて演算処理装置
６により書き換えることが可能である。
分解されてフレームメモリ２０へ書き込まれており、標
準ビットマトリックスＢｓ＆まフレームメモリ１日に、
また、マスクビットマトリックスＢＫはフレームメモリ
１９にそれぞれ書き込まれている。つまり、各文字毎の
辞書ノくターン４家メモリ１８，１９，２０の中にすべ
て格納されており、これらは必要に応じて演算処理装置
６により書き換えることが可能である。
各フレームメモリからビットマトリックスの要素を引き
出すアドレスは、カウンタ回路１４にて作成される。す
なわち、メモリからデータを１回読み出す毎に、カウン
タ回路１４からフレーム回数カウンタ回路１５へ所定の
ノ（ルスが送られ、その回数が１−１回になると、演算
制御回路１６カ１ら距離カウンタ回路２５へ制ｖｉｖ信
号が送られ、所定のパターンとの距離カウントを終了し
、別の）くターンの距離カウントへ移行する。なお、こ
の間に、変形ビットマトリックスＤ、マスクビットマト
リックスＢ およびビットマトリックスＢ（１７３また
は１７ｂのいずれかに記憶されている。）との間で、先
の（１）式の（）内で示される女口き変形オペレータ演
算が行なわれ、その結果（′！、再びメモリ１７へ書き
込まれる。なお、かう・る演算＆ま、上述の如く最高で
ｔ−１回繰り返されるカｔ、この回数は、演算制御回路
１６にて制御される。また、アドレス用カウンタ回路１
４に対し、演算処理部６からビットマトリックスの大き
さくＮＸＭ）、または辞書パターン数を適宜に設定する
こと力を可能である。
出すアドレスは、カウンタ回路１４にて作成される。す
なわち、メモリからデータを１回読み出す毎に、カウン
タ回路１４からフレーム回数カウンタ回路１５へ所定の
ノ（ルスが送られ、その回数が１−１回になると、演算
制御回路１６カ１ら距離カウンタ回路２５へ制ｖｉｖ信
号が送られ、所定のパターンとの距離カウントを終了し
、別の）くターンの距離カウントへ移行する。なお、こ
の間に、変形ビットマトリックスＤ、マスクビットマト
リックスＢ およびビットマトリックスＢ（１７３また
は１７ｂのいずれかに記憶されている。）との間で、先
の（１）式の（）内で示される女口き変形オペレータ演
算が行なわれ、その結果（′！、再びメモリ１７へ書き
込まれる。なお、かう・る演算＆ま、上述の如く最高で
ｔ−１回繰り返されるカｔ、この回数は、演算制御回路
１６にて制御される。また、アドレス用カウンタ回路１
４に対し、演算処理部６からビットマトリックスの大き
さくＮＸＭ）、または辞書パターン数を適宜に設定する
こと力を可能である。
変形操作演算の結果メモリ１７へ格納されたビットマト
リックスＢ′と、メモリ１８力箋ら読み出される標準ビ
ットマトリックスＢＳと１１ゲート２３へ導かれ、ここ
で両者の排他的論理和演算、すなわち、先の（１）式で
示される距離Ｄ の演算カー行なわれる。このとき、距
離のカウントを各ノ（ターン毎に行なうべく、距離カウ
ント値の書込み狗；制御を回路２４にて行なうとともに
、そのリセットを行ないながら、未知パターンと各標準
）々ターンとの距離をカウンタ２５にて順次カウントし
、その結果を距離メモリ２６へ格納する。
リックスＢ′と、メモリ１８力箋ら読み出される標準ビ
ットマトリックスＢＳと１１ゲート２３へ導かれ、ここ
で両者の排他的論理和演算、すなわち、先の（１）式で
示される距離Ｄ の演算カー行なわれる。このとき、距
離のカウントを各ノ（ターン毎に行なうべく、距離カウ
ント値の書込み狗；制御を回路２４にて行なうとともに
、そのリセットを行ないながら、未知パターンと各標準
）々ターンとの距離をカウンタ２５にて順次カウントし
、その結果を距離メモリ２６へ格納する。
次に、変形鎖が変形木ビットマトリックスによってどの
ように表現されるかについて、第６，７図を参照して説
明する。
ように表現されるかについて、第６，７図を参照して説
明する。
第６図は、変形鎖を構成する変形木ベクトルを示すもの
で、１つの要素を中心に左右、上下、斜めの、計８つの
変形木ベクトル（１１〜ｄ８が存在する。例えば、第７
図（ポ）の如き変形鎖（変形オペレータ、４Ｋ）、すな
わち、変形要素Ｂｏ−Ｅｔｓかもなる変形鎖と、同じ＜
Ｅ２１ 、 Ｅ２２からなる変形鎖との２つが存在す
る場合を考えると、例えば左右方向には、要素Ｅ１３ｐ
ｌＥｉ、ｉおよびＥ２１ ｐ Ｅ２２が存在するから
、同図（へ）に示される右方向のマトリックスＤ１には
、要素Ｅ１３ ｐ Ｅ２２に対応する位置に「１」が、
また、同図（ニ）に示される左方向のマトリックスＤ５
には、要素Ｅ１４ ｐ Ｅ２１に対応する位置に「１」
がそれぞれ立てられる。つまり、右方向のマトリックス
Ｄ１には、横方向につながる変形鎖の左端変形要素と対
応する位置に、また左方向のマトリックスＤ５には、横
方向につながる寥形鎖の右端変形要素と対応する位置に
それぞれ「１」が記憶される。この関係は、同図（ロ）
。
で、１つの要素を中心に左右、上下、斜めの、計８つの
変形木ベクトル（１１〜ｄ８が存在する。例えば、第７
図（ポ）の如き変形鎖（変形オペレータ、４Ｋ）、すな
わち、変形要素Ｂｏ−Ｅｔｓかもなる変形鎖と、同じ＜
Ｅ２１ 、 Ｅ２２からなる変形鎖との２つが存在す
る場合を考えると、例えば左右方向には、要素Ｅ１３ｐ
ｌＥｉ、ｉおよびＥ２１ ｐ Ｅ２２が存在するから
、同図（へ）に示される右方向のマトリックスＤ１には
、要素Ｅ１３ ｐ Ｅ２２に対応する位置に「１」が、
また、同図（ニ）に示される左方向のマトリックスＤ５
には、要素Ｅ１４ ｐ Ｅ２１に対応する位置に「１」
がそれぞれ立てられる。つまり、右方向のマトリックス
Ｄ１には、横方向につながる変形鎖の左端変形要素と対
応する位置に、また左方向のマトリックスＤ５には、横
方向につながる寥形鎖の右端変形要素と対応する位置に
それぞれ「１」が記憶される。この関係は、同図（ロ）
。
（チ）に示される上下のマトリックスＤ：３ｓＤ７ 、
また同図（ハ）、（））および（イ）、（す）に示され
る斜めのマトリックスＤ２．Ｄ６：ＭよびＤ４ｐＤ３に
ついても同様に当てはまり、図示の如く「１」がそれぞ
れ記憶される。このようにして変形木ビットマトリック
スＤ１〜Ｄ８が作成される。
また同図（ハ）、（））および（イ）、（す）に示され
る斜めのマトリックスＤ２．Ｄ６：ＭよびＤ４ｐＤ３に
ついても同様に当てはまり、図示の如く「１」がそれぞ
れ記憶される。このようにして変形木ビットマトリック
スＤ１〜Ｄ８が作成される。
なお、変形木ビットマトリックスの大きさは、ここでは
便宜上６×６として示されているが、一般的にはＭＸＮ
である。変形木ベクトル（変形木ビットマトリックス）
の役割は、未知のビットマトリックスＢの着目要素が「
１」のとき、そのベクトルの示す９素を「１」とするも
のである。したがって、変形木ベクトルによる演算では
、隣りの要素（８方向の隣接要素）に変形演算が伝播さ
れるだけであり、このため、長さがｔの変形鎖において
は、最大ｔ−１回の変形木ベクトルによる演算が必要と
なる。なお、これらの変形木ビットマトリックスは、第
５Ａ図に示されるメモリ２０に辞書パターンとして予め
記憶されている。
便宜上６×６として示されているが、一般的にはＭＸＮ
である。変形木ベクトル（変形木ビットマトリックス）
の役割は、未知のビットマトリックスＢの着目要素が「
１」のとき、そのベクトルの示す９素を「１」とするも
のである。したがって、変形木ベクトルによる演算では
、隣りの要素（８方向の隣接要素）に変形演算が伝播さ
れるだけであり、このため、長さがｔの変形鎖において
は、最大ｔ−１回の変形木ベクトルによる演算が必要と
なる。なお、これらの変形木ビットマトリックスは、第
５Ａ図に示されるメモリ２０に辞書パターンとして予め
記憶されている。
次に、上述の如くして得られた変形木ビットマトリック
スＤ１〜Ｄ８による変形操作と、マスク操作を行なう変
形操作演算回路の１４成について第８．９図を参照して
具体的に説明する。第８図において、１７は未知ビット
マトリックスＢを記憶するメモリ、２０１〜２０８は変
形木ビットマトリックスＤ１〜Ｄ８を記憶するメモリ、
６１〜３８は２次元局部メモリ、１９はマスクビット
マトリックスＢ を記憶するメモリ、４０はアンドゲー
トである。
スＤ１〜Ｄ８による変形操作と、マスク操作を行なう変
形操作演算回路の１４成について第８．９図を参照して
具体的に説明する。第８図において、１７は未知ビット
マトリックスＢを記憶するメモリ、２０１〜２０８は変
形木ビットマトリックスＤ１〜Ｄ８を記憶するメモリ、
６１〜３８は２次元局部メモリ、１９はマスクビット
マトリックスＢ を記憶するメモリ、４０はアンドゲー
トである。
すなわち、未知ビットマトリックスＢと、変形木ビット
マトリックスＤ１〜Ｄ８とはそれぞれ論理積演算され（
（Ｄ１〜Ｄｏ）・Ｂ）、２次元局部メモリ３１〜３８に
入れられる。２次元局部メモリ６１〜３８は、例えば第
９図の如く所定の容量をもつシフトレジスタを６段重ね
て構成されており、未知ビットマトリックスＢと変形木
ビットマトリックスＤ１〜Ｄ８の論理積出力ｂＯ−ｂ８
を３×３個ずつ順次取り出すものである。このとき、出
力ｂ１〜ｂ８は、変形操作をしたときにそれが中心とな
る出力ｂＯの位置と一致するよ５に、互いにその位置決
めがなされて取り出される（第９図（イ）〜（す）の各
（０）印位置参照）。なお、第９図の（イ）は局部メモ
リ３４を示し、（ロ）。
マトリックスＤ１〜Ｄ８とはそれぞれ論理積演算され（
（Ｄ１〜Ｄｏ）・Ｂ）、２次元局部メモリ３１〜３８に
入れられる。２次元局部メモリ６１〜３８は、例えば第
９図の如く所定の容量をもつシフトレジスタを６段重ね
て構成されており、未知ビットマトリックスＢと変形木
ビットマトリックスＤ１〜Ｄ８の論理積出力ｂＯ−ｂ８
を３×３個ずつ順次取り出すものである。このとき、出
力ｂ１〜ｂ８は、変形操作をしたときにそれが中心とな
る出力ｂＯの位置と一致するよ５に、互いにその位置決
めがなされて取り出される（第９図（イ）〜（す）の各
（０）印位置参照）。なお、第９図の（イ）は局部メモ
リ３４を示し、（ロ）。
（ハ）、（ニ）はそれぞれメモリ３３，３２，３５を、
また、（へ）、 （） ）、 （チ）、（す）はそれぞ
れメモリ！１１，３１５，３７．３８を示すもので、（
ホ）は第８図のメモリ１７を示すものである。
また、（へ）、 （） ）、 （チ）、（す）はそれぞ
れメモリ！１１，３１５，３７．３８を示すもので、（
ホ）は第８図のメモリ１７を示すものである。
したがって、メモリ１７も２次元局部メモリを構成する
ものと云うことができる。各局部メモリの出力ｂｏ−ｂ
ａは互いに論理和かとられ、その総和が演算されてアン
ドゲート４０に導かれ、ここで、マスクビットマトリッ
クスＢＭとの論理積演算が行なわれる。つまり、局部メ
モリからの出力は、先の（１）式における必Ｌ’（Ｂ（
ｔ、ｊ））の演算結果を表わし、アンドゲート４０の出
力は、同じ＜ ＢＫ（ｉｔ ｊ ’）・、ｙ （Ｂ（ｉ
、ｊ）） なる演算結果を表わしている。なお、アンド
ゲート４０の出力はメモリ１７へ格納される。また、第
８図にはメモリ１７が２つ示されているが、これは第５
Ａ図の１７ａｔ１７ｂに対応するもので、変形木ベクト
ル演算が行なわれる度に交互に切り換えられて使用され
る。こうして、変形鎖を８方向の変形木ベクトルに分解
することにより、従来の如く変形鎖の種類を水平または
垂直変形鎖のみに限定する必要がなく、任意形状の変形
鎖を扱うことができる。
ものと云うことができる。各局部メモリの出力ｂｏ−ｂ
ａは互いに論理和かとられ、その総和が演算されてアン
ドゲート４０に導かれ、ここで、マスクビットマトリッ
クスＢＭとの論理積演算が行なわれる。つまり、局部メ
モリからの出力は、先の（１）式における必Ｌ’（Ｂ（
ｔ、ｊ））の演算結果を表わし、アンドゲート４０の出
力は、同じ＜ ＢＫ（ｉｔ ｊ ’）・、ｙ （Ｂ（ｉ
、ｊ）） なる演算結果を表わしている。なお、アンド
ゲート４０の出力はメモリ１７へ格納される。また、第
８図にはメモリ１７が２つ示されているが、これは第５
Ａ図の１７ａｔ１７ｂに対応するもので、変形木ベクト
ル演算が行なわれる度に交互に切り換えられて使用され
る。こうして、変形鎖を８方向の変形木ベクトルに分解
することにより、従来の如く変形鎖の種類を水平または
垂直変形鎖のみに限定する必要がなく、任意形状の変形
鎖を扱うことができる。
次に、以上の如き構成によって距離演算がどのように行
なわれるかを、具体的な例を使用して説明する。第１０
図は変形木ビットマトリックスと未知ビットマトリック
スを説明する説明図、第１１図は変形操作演算回路によ
る処理結果を説明する説明図である。
なわれるかを、具体的な例を使用して説明する。第１０
図は変形木ビットマトリックスと未知ビットマトリック
スを説明する説明図、第１１図は変形操作演算回路によ
る処理結果を説明する説明図である。
この例は、未知のパターンとして数字「２」を読取り、
第２〜４図に示される如き数字「５」との距離を演算し
た場合の例である。未知ビットマトリックスＢは第１０
図（ホ）の如く示される一方、数字「５」の変形木ビッ
トマトリックスが同図（イ）〜（ニ）、（へ）〜（す）
の如く表わされる。なお、この場合、第２図からも明ら
かなように、水平、垂直変形鎖しかないため、斜めの変
形鎖を表現する（イ）、（）−）、 （） ）、 （す
）の４つの変形木ビットマトリックスは′０＃となって
いる。ここで、１回目の変形木ベクトル演算と第４図の
如きマスクビットマトリックスＢＭによるマスク操作と
によって、未知パターン「２」は、第１１図（イ）に示
されるよ５に、マスク要素に対応する所が「０」となり
、変形要素の所が変形木ベクトルによって伝播し、第２
回、５回の演算によって、それぞれ同図（ロ）、（ハ）
の如くなる。この場合、変形鎖の最大長ｔがｔ−４であ
るため、変形木ベクトル演算は６回で打ち切られ、最終
的（３回目）には同図（ハ）の如きビットマトリックス
Ｂ（３）が得られることになる。このビットマトリック
スＢ（３）と第６図に示される如き標準ビットマトリッ
クスＢ とは、第５Ａ図に示されるＥＯＲゲート２３に
て排他的論理和演算され、互いに一致しない要素が取り
出されるので、その要素の数を同じくカウンタ２５にて
計数することにより距離Ｄ をめることができる。なお
、排他的論理和演算の結果は第１１図（ニ）の如く示さ
れ、その距離はＮ０４Ｊとしてめられる。
第２〜４図に示される如き数字「５」との距離を演算し
た場合の例である。未知ビットマトリックスＢは第１０
図（ホ）の如く示される一方、数字「５」の変形木ビッ
トマトリックスが同図（イ）〜（ニ）、（へ）〜（す）
の如く表わされる。なお、この場合、第２図からも明ら
かなように、水平、垂直変形鎖しかないため、斜めの変
形鎖を表現する（イ）、（）−）、 （） ）、 （す
）の４つの変形木ビットマトリックスは′０＃となって
いる。ここで、１回目の変形木ベクトル演算と第４図の
如きマスクビットマトリックスＢＭによるマスク操作と
によって、未知パターン「２」は、第１１図（イ）に示
されるよ５に、マスク要素に対応する所が「０」となり
、変形要素の所が変形木ベクトルによって伝播し、第２
回、５回の演算によって、それぞれ同図（ロ）、（ハ）
の如くなる。この場合、変形鎖の最大長ｔがｔ−４であ
るため、変形木ベクトル演算は６回で打ち切られ、最終
的（３回目）には同図（ハ）の如きビットマトリックス
Ｂ（３）が得られることになる。このビットマトリック
スＢ（３）と第６図に示される如き標準ビットマトリッ
クスＢ とは、第５Ａ図に示されるＥＯＲゲート２３に
て排他的論理和演算され、互いに一致しない要素が取り
出されるので、その要素の数を同じくカウンタ２５にて
計数することにより距離Ｄ をめることができる。なお
、排他的論理和演算の結果は第１１図（ニ）の如く示さ
れ、その距離はＮ０４Ｊとしてめられる。
なお、以上では辞書パターンが１つだけの場合について
説明したが、例えば、数字ならば「ｏ」から「９」の１
０種類、英文字の場合は２６種類の如く多数存在するの
で、１つの未知パターンについて複数の距ＭＬが演算さ
れることになる。したがって、各メモリに記憶される標
準ビットマトリックスＢｓ、マスクビットマトリックス
ＢＭおよび変形木ビットマトリックスＤ１〜Ｄ８も対象
文字またはパターンに応じた数だり゛存在することは云
う迄もない。
説明したが、例えば、数字ならば「ｏ」から「９」の１
０種類、英文字の場合は２６種類の如く多数存在するの
で、１つの未知パターンについて複数の距ＭＬが演算さ
れることになる。したがって、各メモリに記憶される標
準ビットマトリックスＢｓ、マスクビットマトリックス
ＢＭおよび変形木ビットマトリックスＤ１〜Ｄ８も対象
文字またはパターンに応じた数だり゛存在することは云
う迄もない。
以上のように、この発明によれば、未知ビットマトリッ
クスに対する変形オペレータ演算を、変形素ビットマト
リックヌによってハード化して行なうよ５にしているた
め、高速な距離演算が可能となり、文字読取速度が向上
するとい５利点をもたらすものである。また、変形木ベ
クトルの概念を導入したことにより、処理速度を低下さ
せることなく、任意形状の変形鋼を取り扱うことができ
、したがって融通性に富む文字読取を実現することがで
きる。
クスに対する変形オペレータ演算を、変形素ビットマト
リックヌによってハード化して行なうよ５にしているた
め、高速な距離演算が可能となり、文字読取速度が向上
するとい５利点をもたらすものである。また、変形木ベ
クトルの概念を導入したことにより、処理速度を低下さ
せることなく、任意形状の変形鋼を取り扱うことができ
、したがって融通性に富む文字読取を実現することがで
きる。
第１図は文字読取装置の従来例を示す構成図、第１Ａ図
は撮像画像の処理方法を説明するための説明図、第１１
３図は第１図における演算処理装置の動作を概略的に説
明するためのフローチャート、第２図は数字「５」のク
ラスタ表現形式を説明する説明図、第６図は第２図に対
応する数字「５」の標準ビットマトリックスを説明する
説明図、第４図は同じ（そのマスクビットマトリックス
を説明する説明図、第５図はこの発明の実施例を示す構
成図、第５Ａ図は距離演算回路の具体例を示す構成図、
ｉ８６図は変形木ベクトルを説明する説明図、第７図は
変形オペレータと変形木ビットマトリックスとの関係を
説明する思切図、第８図は変形操作およびマスク操作を
行なう変形操作演算回路の具体例を示す構成図、第９図
は第８図における２次元局部メモリを示す構成図、第１
０図は変形木ビットマトリックスと未知ビットマトリッ
クスを説明する説明図、第１１図は変形操作演算回路の
処理結果を説明する説明図である。 符号説明 １・・・・・・撮像装置（テレビカメラ）、２・・・・
・・２値化回路、３・−・・・・モニタテレビ、４・・
・・・・特徴抽出回路、５・・・・・・画像メモリ、６
・・・・・・演算処理装置、７・−・・・・プログラム
メモリ（ＲＯＭ）、ｓ、１７．１Ｂ、１９，２０・・・
・・・メモリ、９・・・・・・入出力インタフェイス、
１ｏ。 ２７．２８・・・・・・バス、１１・・・・・・距離演
算回路、１２・・・・・・基本クロック発生回路、１！
＋、４０・曲・アンドゲート、１４・・・・・・アドレ
ス用カウンタ回路、１５・・曲フレーム回数カウンタ、
１６・・・・・・演算制御回路、２１・・・・−・ビッ
トマトリックス切換回路、２２・・曲変形操作演算回路
、２３・・・−・・排他的論理和ゲート、２４・・・・
・−距離カウント書込制御回路、２５・・・・・・距離
カウンタ回路、２６・・・・・−距離メモリ、３１〜３
８・・・・・・２次元局部メモリ、 代理人 弁理士 並 木 昭 夫 代理人 弁理士 松 崎 清 第１図 第１Ａ図 第１Ｂ図 第５図 第 Ｏｖ：Ｉ 第 ７ 図 （イ） 第１）図 （ロ）（ノー） （ホ） （勺 （千） （１ハ ｔｌＥＩＯ図 （Ｉリ ｖ２ １］−第 １１ 図
は撮像画像の処理方法を説明するための説明図、第１１
３図は第１図における演算処理装置の動作を概略的に説
明するためのフローチャート、第２図は数字「５」のク
ラスタ表現形式を説明する説明図、第６図は第２図に対
応する数字「５」の標準ビットマトリックスを説明する
説明図、第４図は同じ（そのマスクビットマトリックス
を説明する説明図、第５図はこの発明の実施例を示す構
成図、第５Ａ図は距離演算回路の具体例を示す構成図、
ｉ８６図は変形木ベクトルを説明する説明図、第７図は
変形オペレータと変形木ビットマトリックスとの関係を
説明する思切図、第８図は変形操作およびマスク操作を
行なう変形操作演算回路の具体例を示す構成図、第９図
は第８図における２次元局部メモリを示す構成図、第１
０図は変形木ビットマトリックスと未知ビットマトリッ
クスを説明する説明図、第１１図は変形操作演算回路の
処理結果を説明する説明図である。 符号説明 １・・・・・・撮像装置（テレビカメラ）、２・・・・
・・２値化回路、３・−・・・・モニタテレビ、４・・
・・・・特徴抽出回路、５・・・・・・画像メモリ、６
・・・・・・演算処理装置、７・−・・・・プログラム
メモリ（ＲＯＭ）、ｓ、１７．１Ｂ、１９，２０・・・
・・・メモリ、９・・・・・・入出力インタフェイス、
１ｏ。 ２７．２８・・・・・・バス、１１・・・・・・距離演
算回路、１２・・・・・・基本クロック発生回路、１！
＋、４０・曲・アンドゲート、１４・・・・・・アドレ
ス用カウンタ回路、１５・・曲フレーム回数カウンタ、
１６・・・・・・演算制御回路、２１・・・・−・ビッ
トマトリックス切換回路、２２・・曲変形操作演算回路
、２３・・・−・・排他的論理和ゲート、２４・・・・
・−距離カウント書込制御回路、２５・・・・・・距離
カウンタ回路、２６・・・・・−距離メモリ、３１〜３
８・・・・・・２次元局部メモリ、 代理人 弁理士 並 木 昭 夫 代理人 弁理士 松 崎 清 第１図 第１Ａ図 第１Ｂ図 第５図 第 Ｏｖ：Ｉ 第 ７ 図 （イ） 第１）図 （ロ）（ノー） （ホ） （勺 （千） （１ハ ｔｌＥＩＯ図 （Ｉリ ｖ２ １］−第 １１ 図
Claims (1)
- 【特許請求の範囲】 未知文字を所定大きさの外接四角形により切り出して該
四角形を複数のメツシュに分割し各メンシュ内に文字が
存在するか否かに応じて２値化することにより未知文字
を′１”、′０”のビットマトリックスＢで表現する一
方、成る標準文字にのビットマトリックスを少なくとも
複数の変形要素からなる変形鎖とマスク要素とを用いて
表現するに当たりビットマトリックスの各要素が変形鎖
ならば１”としそれ以外ならば′Ｏ″として作成される
標準ビットマトリックスｎＫと、同じく各要素がマスク
要素ならば′０”でそれ以外ならばａｔ １ ｔｔとし
て作成されるマスクビットマトリックスＢＭと、未知文
字のビットマトリックスＢに作用しその成る要素が′１
”ならば対応する変形鎖の各変形要素を“１”としそれ
以外ならばビットマトリックスＢの要素は不変とする操
作を行なう変形オペレータδと、これら標準ビットマト
リックスＢＫ、マスクビットマトリックスＢおよび変Ｓ
Ｍ 形オペレータＩを用いて次の論理演算式で表わされる距
離Ｄ （Ｂ）とをそれぞれ定義して、Ｋ ’Ｋ （Ｂ Ｍ （’ｙ ｊ）・尋（Ｂ（ｔ、ｊ）月〕該距離
を標準文字毎に演算し、その結果得られる距離の値が所
定の条件を満たすものから未知文字を識別する文字読取
装置であって、前記標準ピッに 第１のメモリと、マスクビットマトリックスＢＭを文字
種別に応じて記憶する第２のメモリと、前記変形鎖をそ
の作用方向を考慮した所定数の変形床ビットマトリック
スに分解して文字種別毎に記憶する第３のメモリと、該
各変形素ビットマトリックスと未知文字のビットマトリ
ックスとの間で論理積演算をして得られる量と未知ビッ
トマトリックスとを所定数の２次元局部メモリを介して
順次並列的に取り出し前記マスクビットマトリックスと
の論理積演算を行なうことにより上式の括弧（）内の演
算を行なう変形操作演算回路と、該操作出力と前記第１
メモリからの標準ビットマトリックスとの排他的論理和
演算を行な５演算回路とを備えてなることを特徴とする
文字読取装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58141858A JPS6033675A (ja) | 1983-08-04 | 1983-08-04 | 文字読取装置 |
| US06/633,114 US4630308A (en) | 1983-08-04 | 1984-07-20 | Character reader |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58141858A JPS6033675A (ja) | 1983-08-04 | 1983-08-04 | 文字読取装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6033675A true JPS6033675A (ja) | 1985-02-21 |
| JPH0315793B2 JPH0315793B2 (ja) | 1991-03-01 |
Family
ID=15301801
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58141858A Granted JPS6033675A (ja) | 1983-08-04 | 1983-08-04 | 文字読取装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4630308A (ja) |
| JP (1) | JPS6033675A (ja) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5265242A (en) * | 1985-08-23 | 1993-11-23 | Hiromichi Fujisawa | Document retrieval system for displaying document image data with inputted bibliographic items and character string selected from multiple character candidates |
| JPH0715703B2 (ja) * | 1986-05-16 | 1995-02-22 | 富士電機株式会社 | 文字読取方式 |
| JPH0642268B2 (ja) * | 1986-10-31 | 1994-06-01 | 日本電気株式会社 | 文字認識装置 |
| US4841473A (en) * | 1986-12-19 | 1989-06-20 | Robert S. Salzman | Computer architecture providing programmable degrees of an almost condition |
| US4817179A (en) * | 1986-12-29 | 1989-03-28 | Scan-Optics, Inc. | Digital image enhancement methods and apparatus |
| US5042076A (en) * | 1988-12-02 | 1991-08-20 | Electrocom Automation, Inc. | Programmable optical character recognition |
| US5109432A (en) * | 1989-12-27 | 1992-04-28 | Fujitsu Limited | Character recognition method |
| JPH03260782A (ja) * | 1990-03-09 | 1991-11-20 | Eastman Kodak Japan Kk | パターン認識装置 |
| USRE38758E1 (en) * | 1990-07-31 | 2005-07-19 | Xerox Corporation | Self-clocking glyph shape codes |
| US5168147A (en) * | 1990-07-31 | 1992-12-01 | Xerox Corporation | Binary image processing for decoding self-clocking glyph shape codes |
| CA2044404C (en) * | 1990-07-31 | 1998-06-23 | Dan S. Bloomberg | Self-clocking glyph shape codes |
| FR2671210A1 (fr) * | 1990-12-28 | 1992-07-03 | Villa Pierre | Procede d'identification et d'authentification d'informations caracterisant un individu. |
| US5237621A (en) * | 1991-08-08 | 1993-08-17 | Philip Morris Incorporated | Product appearance inspection methods and apparatus employing low variance filter |
| US10361802B1 (en) | 1999-02-01 | 2019-07-23 | Blanding Hovenweep, Llc | Adaptive pattern recognition based control system and method |
| US8352400B2 (en) | 1991-12-23 | 2013-01-08 | Hoffberg Steven M | Adaptive pattern recognition based controller apparatus and method and human-factored interface therefore |
| US5341438A (en) * | 1992-07-22 | 1994-08-23 | Eastman Kodak Company | Method and apparatus for segmenting and classifying unconstrained handwritten characters |
| JPH0749927A (ja) * | 1993-08-09 | 1995-02-21 | Nireco Corp | パターン認識方法 |
| US5987178A (en) * | 1996-02-22 | 1999-11-16 | Lucent Technologies, Inc. | Apparatus and method for a programmable video motion estimator |
| US5835634A (en) * | 1996-05-31 | 1998-11-10 | Adobe Systems Incorporated | Bitmap comparison apparatus and method using an outline mask and differently weighted bits |
| US5862255A (en) * | 1996-06-18 | 1999-01-19 | Xerox Corporation | Broad bandwidth image domain communication channel with symbol interference suppression |
| US8364136B2 (en) | 1999-02-01 | 2013-01-29 | Steven M Hoffberg | Mobile system, a method of operating mobile system and a non-transitory computer readable medium for a programmable control of a mobile system |
| US7904187B2 (en) | 1999-02-01 | 2011-03-08 | Hoffberg Steven M | Internet appliance system and method |
| US8204306B2 (en) * | 2004-06-14 | 2012-06-19 | Xerox Corporation | Method for image segmentation based on block clustering for improved processing of touching characters |
| US8325403B1 (en) * | 2008-02-28 | 2012-12-04 | Compass Electro-Optical Systems Ltd | Optical programmable matrix processor |
| US8340363B2 (en) | 2010-05-27 | 2012-12-25 | Palo Alto Research Center Incorporated | System and method for efficient interpretation of images in terms of objects and their parts |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3713099A (en) * | 1959-08-04 | 1973-01-23 | Character Recognition Corp | Method and apparatus for identifying letters, characters, symbols and the like |
| US3104372A (en) * | 1961-02-02 | 1963-09-17 | Rabinow Engineering Co Inc | Multilevel quantizing for character readers |
| US3178688A (en) * | 1962-12-20 | 1965-04-13 | Control Data Corp | Character recognition by feature selection |
| US3601802A (en) * | 1966-09-09 | 1971-08-24 | Kokusai Denshin Denwa Co Ltd | Pattern matching character recognition system |
| USB618016I5 (ja) * | 1968-11-29 | |||
| US3576534A (en) * | 1969-08-11 | 1971-04-27 | Compuscan Inc | Image cross correlator |
| JPS48102926A (ja) * | 1972-04-07 | 1973-12-24 | ||
| JPS5517988B2 (ja) * | 1974-06-05 | 1980-05-15 | ||
| US4183013A (en) * | 1976-11-29 | 1980-01-08 | Coulter Electronics, Inc. | System for extracting shape features from an image |
| US4110737A (en) * | 1977-08-22 | 1978-08-29 | The Singer Company | Character recognition apparatus for serially comparing an unknown character with a plurality of reference characters |
| US4162482A (en) * | 1977-12-07 | 1979-07-24 | Burroughs Corporation | Pre-processing and feature extraction system for character recognition |
| US4288782A (en) * | 1979-08-24 | 1981-09-08 | Compression Labs, Inc. | High speed character matcher and method |
| US4371865A (en) * | 1980-07-03 | 1983-02-01 | Palmguard, Inc. | Method for analyzing stored image details |
| US4398256A (en) * | 1981-03-16 | 1983-08-09 | Hughes Aircraft Company | Image processing architecture |
| JPS59790A (ja) * | 1982-06-28 | 1984-01-05 | Fuji Electric Co Ltd | パタ−ン識別装置 |
-
1983
- 1983-08-04 JP JP58141858A patent/JPS6033675A/ja active Granted
-
1984
- 1984-07-20 US US06/633,114 patent/US4630308A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0315793B2 (ja) | 1991-03-01 |
| US4630308A (en) | 1986-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0315793B2 (ja) | ||
| EP0063454B1 (en) | Method for recognizing machine encoded characters | |
| US4167728A (en) | Automatic image processor | |
| US4162482A (en) | Pre-processing and feature extraction system for character recognition | |
| US4701961A (en) | Character identifying apparatus | |
| CN111242066A (zh) | 大尺寸图像目标检测方法、装置及计算机可读存储介质 | |
| JPS59136875A (ja) | パタ−ン識別装置 | |
| JPS59136874A (ja) | パタ−ン識別装置 | |
| CN110738213B (zh) | 一种包括周边环境的图像识别方法及装置 | |
| Cordella et al. | An analysis of computational cost in image processing: A case study | |
| EP0585861A2 (en) | Image verification method | |
| JP2986185B2 (ja) | 線図形の線幅分類方式 | |
| JP2507949B2 (ja) | 文字／図形領域判定装置 | |
| JPH041383B2 (ja) | ||
| Doerffer et al. | Time efficient method for MOS circuit extraction | |
| JPH0245232B2 (ja) | ||
| JP2806436B2 (ja) | 演算回路 | |
| JP3080097B2 (ja) | 平行線図形抽出方法 | |
| CN115908904A (zh) | 数独图像的处理方法及系统 | |
| JPH02159690A (ja) | 文字／図形領域判定装置 | |
| JPS63226791A (ja) | 文字の特徴抽出装置 | |
| JPS62103772A (ja) | 二次元幾何学図形間の演算方法 | |
| JPS605384A (ja) | 文字読取装置におけるストロ−ク検出方式 | |
| JPH03177985A (ja) | 文字データの登録方法 | |
| JPH07334671A (ja) | 超高速画像処理システムのフィルタリング処理方式 |