JPH0315793B2

JPH0315793B2 -

Info

Publication number: JPH0315793B2
Application number: JP58141858A
Authority: JP
Inventors: Yasuo Hongo
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 1983-08-04
Filing date: 1983-08-04
Publication date: 1991-03-01
Also published as: US4630308A; JPS6033675A

Description

【発明の詳細な説明】〔発明の属する技術分野〕この発明は、特にビツトマトリツクス法による
専用の距離演算回路を備えた光学式文字読取装置
に関する。

〔従来技術とその問題点〕

第１図は光学式文字読取装置の従来例を示す構
成図、第１Ａ図は撮像画像の処理方法を説明する
ための説明図、第１Ｂ図は第１図における演算処
理装置の動作を概略的に説明するためのフローチ
ヤートである。第１図において、１は工業用テレ
ビジヨン（ITV）カメラの如き撮像装置、２は
二値化回路、３はモニタテレビ、４は特徴抽出回
路、５は画像メモリ、６はマイクロコンピユータ
の如き演算処理装置、７はプログラムメモリ
（ROM；リードオンリメモリ）、８は一時メモリ
（RAM；ランダムアクセスメモリ）、９は入出力
インタフエイス、１０はシステムバスである。

以下、第１Ａ，１Ｂ図を参照してその動作を説
明する。

撮像対象となる文字、数字等のパターンは、撮
像装置１において水平（Ｘ）方向の走査を垂直
（Ｙ）方向に順次繰り返すことによりビデオ信号
に変換され、二値化回路２により、例えば背景と
なる部分は論理“０”、パターンを表わす部分は
論理“１”の如く二値化される。このとき、論理
“１”で表わされる各画素のつらなりをセグメン
ト（線素）と呼ぶことにすると、対象となるパタ
ーンは第１Ａ図の如くセグメントSEのかたまり
として表わすことができる。なお、第１Ａ図にお
いて、Ｐはパターンを示し、Ｎはノイズを示して
おり、ノイズＮについてもセグメントSEを考え
ることができる。特徴抽出回路４は、これらセグ
メントSEの始端または終端のＸ，Ｙ座標、その
長さ等の各種情報を抽出し、メモリ５はこれらの
情報を記憶する。演算処理装置６は、このメモリ
５の内容にもとづいて、第１Ｂ図の如き処理を実
行する。

すなわち、上記セグメントには、その発生順序
に応じた所定の番号（単片番号）が付されるが、
さらに、この単片間の連結性を解析することによ
り、各単片に複片（またはパターン）番号をつけ
て各複片またはパターンに分離する。これが、第
１Ｂ図イの連結性解析処理である。こうして分離
される複片またはパターンは、それが検査または
識別すべき対象であるならば、所定の大きさを有
している筈であるから、これよりも小さすぎるも
の、または大きすぎるものはノイズとして除去す
る（第１Ｂ図ロ参照）。したがつて、第１Ａ図の
ノイズＮは識別または検査の対象から除去され
る。次いで、第１Ａ図にAPで示される如き所定
幅Ｗ、高さＨの外接枠（仮想枠）を設定して複片
またはパターンの切り出しを行なうとともに（第
１Ｂ図ハ参照）、これを所定数（横Ｎ、縦Ｍ）の
メツシユに分割し、該メツシユ内にセグメントが
１つでも存在するか否かに応じて“１”、“０”を
対応させることにより、複片またはパターンを所
定の大きさ（Ｎ×Ｍ）のマトリツクスで表現する
ことができる。なお、このようにして作成される
マトリツクスをビツトマトリツクスＢ（太字はマ
トリツクスであることを示す。）と呼ぶが、この
ビツトマトリツクスを演算するのが第１Ｂ図ニで
ある。ところで、各パターンのビツトマトリツク
スの各要素（エレメントまたはビツト）は、常に
“１”または“０”となるもの、または“０”に
なつたり“１”になつたりするものを含んでいる
ので、これを次の如く４種類に分類する。

(イ) パターン要素；常に“１”となるもの。

(ロ) ブランク要素；常に“０”となるもの。

(ハ) マスク要素；“１”か“０”か不定なもの。

(ニ) 変形要素；変形鎖を構成するもの。

これらの要素を用いて、例えば数字「５」を表
現すると第２図の如くなる。なお、第２図は数字
「５」のビツトマトリツクスを説明する説明図で
ある。図中「Γ」印は変形要素、「Γ−Γ−Γ」
印は複数の変形要素からなる変形鎖、「×」印は
マスク要素、空白部はブランク要素であり、パタ
ーン要素はここでは変形要素の中に包含されてい
て、実際には用いられていない。また、このよう
に各パターンを表現することをパターンの「クラ
スタ化」と云い、クラスタ化されたマトリツクス
をクラスタマトリツクスと呼ぶことにする。この
クラスタマトリツクスは、このまゝの形では使用
することができないので、以下の如き諸量を定義
する。すなわち、或る文字Ｋのクラスタマトリツ
クス B^K（ｉ、ｊ）について、その構成要素がどのような種類のもの
からなるかを表すもので、その構成要素がパター
ン要素または変形要素であるとき“１”とし、そ
れ以外のときは“０”として作られる標準ビツト
マトリツクスB^K _S（ｉ、ｊ）と、構成要素がマスク
要素以外ならば“１”とし、マスク要素ならば
“０”として作られるマスクビツトマトリツクス
B^K _M（ｉ、ｊ）とを定義するとともに、未知のビツ
トマトリツクスＢ（ｉ、ｊ）に作用する変形オペ
レータD^Kなるものを定義する。この変形オペレ
ータD^Kによる操作を D^K（Ｂ（ｉ、ｊ））の如く表わし、変形鎖と対応する未知ビツトマト
リツクスＢ（ｉ、ｊ）の各要素の少なくとも１つ
が“１”ならば、その変形鎖を構成する変形要素
をすべて“１”にし、その他の場合はＢ（ｉ、ｊ）
のまゝ、つまり不変とするもので、その結果、マ
トリツクスＢ（ｉ、ｊ）と同じ大きさのマトリツ
クスが得られることになる。以上のことを整理す
ると、次のようになる。

B^K _S（ｉ、ｊ）＝１：パターン要素か変形要素０：上記以外 B^K _M（ｉ、ｊ）＝１：マスク要素以外０：マスク要素 D^K（Ｂ（ｉ、ｊ））＝１：変形鎖に対応するＢ（ｉ、ｊ）の要素の少なくとも１つが “１”であるときＢ（ｉ、ｊ）：上記以外かかる標準ビツトマトリツクスB^K _S（ｉ、ｊ）、
マスクビツトマトリツクスB^K _M（ｉ、ｊ）を例示す
ると第３，４図の如くなる。なお、これは数字
「５」の場合であり、また、第３図の空白部には
“０”、第４図の空白部には“１”がそれぞれ入れ
られるものである。また、各文字またはパターン
に対応する標準ビツトマトリツクスB^K _S、マスク
ビツトマトリツクスB^K _M等は辞書パターンとして
所定のメモリに記憶される。

次に、このように定義される諸量を用いて未知
パターンＢ（ｉ、ｊ）と所定の文字Ｋとの距離D^K
(B)を次式で定義する。

D^K(B)＝_M 〓ⁱ⁼¹ _N 〓^j=1 〔B^K _S(i、j) ｛B^K _M(i、j)・D^K（Ｂ(i、j)）｝〕 ……(1) なお、(1)式において「」は排他的論理和演算
を、「・」印は論理積演算を、また「Σ」は算術
総和演算を施すことを意味する。こうすることに
より、すべてのパターンについて、距離の集合
｛D^K(B)｝を求めることができる。そして、その最
小値D₁とそのときの文字（パターン）K₀および
第２番目に小さい距離D₂を抽出し、これらが D₁≦D_U D₂−D₁≦D_L ……(2) なる条件を満たすとき、未知パターンＢ（ｉ、ｊ）
を文字K₀であると判定する。なお、D_U、D_Lは実
験により求められる上、下限設定値である。

このようにして未知のパターンＢと各辞書パタ
ーンとの距離D^Kを求める場合に、パターンの種
類が多くなると、(1)式の演算回数が増えて、処理
時間も長くなる。そこで、判定結果を得る迄の演
算回数を減らすために、ビツトマトリツクスを所
定数のブロツクに分割してブロツク毎に距離演算
を行ない、距離が大きくなるパターンを除去する
操作を繰り返し、ブロツク毎の距離が累積値が小
さいパターン種別に絞つて行くことにより、演算
回数を減らし、高速化を図る方法が考えられる。
これが、第１Ｂ図ホに示されるブロツク化距離演
算方式で、既に出願人が提案しているところであ
る（特願昭58−9805号参照）。なお、距離D^Kが演
算されゝば、この値にもとづいて先の(2)式の如き
比較を行なうことにより文字の判定を行ない（第
１Ｂ図ヘ参照）、その結果を出力して（第１Ｂ図
ト参照）、一連の処理を終了する。この方式によ
れば、例えば４桁の数字を読取る場合、従来２な
いし３秒掛かつていた読取時間を1.3秒程度に短
縮することが可能である。しかしながら、より一
層の高速化を図るためにはマイクロプロセツサの
高速なものを選定する等の方法では不充分であ
り、このため、処理時間の主要な部分を占める距
離演算をハードウエアで実現する回路の出現が望
まれていた。

〔発明の目的〕

この発明はかかる事情のもとになされたもの
で、ビツトマトリツクス法を用いた文字読取装置
における未知パターンと各辞書パターンとの距離
演算速度をより一層向上させることを目的とす
る。

〔発明の要点〕

未知パターンのビツトマトリツクスに作用する
変形鎖をその作用方向を考慮した所定数の変形素
ビツトマトリツクスに分解してこれを記憶せしめ
ておくとともに、この変形素ビツトマトリツクス
と未知ビツトマトリツクスとの論理積演算をし、
これを所定数の２次元局部メモリを介して順次取
り出して論理和演算した後マスクビツトマトリツ
クスとの論理積演算を行なう変形操作演算回路を
設け、その出力と別途記憶されている標準ビツト
マトリツクスとの排他的論理和演算を行なうこと
により、未知パターンと各辞書パターンとの距離
を専用の演算回路を用いてハード的に求めるよう
にした点にある。

〔発明の実施例〕

第５図はこの発明の実施例を示す構成図、第５
Ａ図は第５図の距離演算回路の具体例を示すブロ
ツク図、第６図は変形鎖のベクトル表現方法を説
明する説明図、第７図は変形オペレータと変形素
ビツトマトリツクスとの関係を説明する説明図、
第８図は変形操作およびマスク操作を行なう変形
操作演算回路の具体例を示す構成図、第９図は第
８図における２次元局部メモリを示す構成図であ
る。

第５図からも明らかなように、この実施例は、
演算処理装置６によつて制御される距離演算回路
１１を有する点が特徴である。この距離演算回路
１１は第５Ａ図に詳細に示されるように、クロツ
ク発生回路１２、アンドゲート１３、アドレス用
カウンタ回路１４、フレーム回数カウンタ回路１
５、演算制御回路１６、ビツトマトリツクスＢ記
憶用メモリ１７，１７ａ，１７ｂ、標準ビツトマ
トリツクスB^K _S記憶用メモリ１８、マスクビツト
マトリツクスB^K _M記憶用メモリ１９、変形ビツト
マトリツクスＤ記憶用メモリ２０、ビツトマトリ
ツクス切換回路２１、変形操作演算回路２２、排
他的論理和（EOR）ゲート２３、距離カウント
書込制御回路２４、距離カウンタ２５、距離メモ
リ２６、クラスタマトリツクスのアドレスバス２
７およびビツトマトリツクスのアドレスバス２８
等より構成されている。

演算を行なうためのクロツク信号は、クロツク
発生部１２より出されており、各部へ送るか否か
は、演算制御回路１６から所定の指令をゲート１
３へ与えることにより制御される。演算処理装置
６は、変形鎖の長さｌ（変形鎖を構成する要素の
数）を演算制御回路１６に設定した後、距離演算
回路を起動し、該回路による距離演算が終了する
と、その旨が演算制御回路１６から演算処理装置
６へ通知される。また、演算処理装置６は、画像
メモリ５からのデータにもとづいてビツトマトリ
ツクスＢ（ｉ、ｊ）（ｉ＝１〜Ｎ、ｊ＝１〜Ｍ）を
測定してメモリ１７のいずれか一方、例えば１７
ａへ書き込む。メモリ１７は、１７ａと１７ｂと
が対に構成されていて、変形オペレータ（変形素
ビツトマトリツクス）による演算の各過程毎の結
果が保存される。なお、変形オペレータ演算は、
辞書パターンで定義される変形鎖の長さｌから１
を引いた値、つまり最高（ｌ−１）回だけメモリ
１７ａ，１７ｂから交互にデータを読み出しまた
は書き込むことにより実行される。

一方、変形オペレータは、変形ビツトマトリツ
クスＤに分解されてフレームメモリ２０へ書き込
まれており、標準ビツトマトリツクスB^K _Sはフレ
ームメモリ１８に、また、マスクビツトマトリツ
クスB^K _Mはフレームメモリ１９にそれぞれ書き込
まれている。つまり、各文字毎の辞書パターンは
メモリ１８，１９，２０の中にすべて格納されて
おり、これらは必面に応じて演算処理装置６によ
り書き換えることが可能である。

各フレームメモリからビツトマトリツクスの要
素を引き出すアドレスは、カウンタ回路１４にて
作成される。すなわち、メモリからデータを１回
読み出す毎に、カウンタ回路１４からフレーム回
数カウンタ回路１５へ所定のパルスが送られ、そ
の回数がｌ−１回になると、演算制御回路１６か
ら距離カウンタ回路２５へ制御信号が送られ、所
定のパターンとの距離カウントを終了し、別のパ
ターンの距離カウントへ移行する。なお、この間
に、変形ビツトマトリツクスＤ、マスクビツトマ
トリツクスB^K _MおよびビツトマトリツクスＢ（１７
ａまたは１７ｂのいずれかに記憶されている。）
との間で、先の(1)式の｛｝内で示される如き変
形オペレータ演算が行なわれ、その結果は、再び
メモリ１７へ書き込まれる。なお、かかる演算
は、上述の如く最高でｌ−１回繰り返されるが、
この回数は、演算制御回路１６にて制御される。
また、アドレス用カウンタ回路１４に対し、演算
処理部６からビツトマトリツクスの大きさ（Ｎ×
Ｍ）、または辞書パターン数を適宜に設定するこ
とが可能である。

変形操作演算の結果メモリ１７へ格納されたビ
ツトマトリツクスB′と、メモリ１８から読み出
される標準ビツトマトリツクスB^K _Sとはゲート２
３へ導かれ、ここで両者の排他的論理和演算、す
なわち、先の(1)式で示される距離D^Kの演算が行
なわれる。このとき、距離のカウントを各パター
ン毎に行なうべく、距離カウント値の書込み制御
を回路２４にて行なうとともに、そのリセツトを
行ないながら、未知パターンと各標準パターンと
の距離をカウンタ２５にて順次カウントし、その
結果を距離メモリ２６へ格納する。

次に、変形鎖が変形素ビツトマトリツクスによ
つてどのように表現されるかについて、第６，７
図を参照して説明する。

第６図は、変形鎖を構成する変形素ベクトルを
示すもので、１つの要素を中心に左右、上下、斜
めの、計８つの変形素ベクトルd₁〜d₈が存在す
る。例えば、第７図ホの如き変形鎖（変形オペレ
ータD^K）、すなわち、変形要素E₁₁〜E₁₅からなる
変形鎖と、同じくE₂₁，E₂₂からなる変形鎖との２
つが存在する場合を考えると、例えば左右方向に
は、要素E₁₃，E₁₄およびE₂₁，E₂₂が存在するか
ら、同図ヘに示される右方向のマトリツクスD₁
には、要素E₁₃，E₂₂に対応する位置に「１」が、
また、同図ニに示される左方向のマトリツクス
D₅には、要素E₁₄，E₂₁に対応する位置に「１」
がそれぞれ立てられる。つまり、右方向のマトリ
ツクスD₁には、横方向につながる変形鎖の左端
変形要素と対応する位置に、また左方向のマトリ
ツクスD₅には、横方向につながる変形鎖の右端
変形要素と対応する位置にそれぞれ「１」が記憶
される。この関係は、同図ロ，チに示される上下
のマトリツクスD₃，D₇、また同図ハ，トおよび
イ，リに示される斜めのマトリツクスD₂，D₆お
よびD₄，D₃についても同様に当てはまり、図示
の如く「１」がそれぞれ記憶される。このように
して変形素ビツトマトリツクスD₁〜D₈が作成さ
れる。なお、変形素ビツトマトリツクスの大きさ
は、ここでは便宜上６×６として示されている
が、一般的にはＭ×Ｎである。変形素ベクトル
（変形素ビツトマトリツクス）の役割は、未知の
ビツトマトリツクスＢの着目要素が「１」のと
き、そのベクトルの示す要素を「１」とするもの
である。したがつて、変形素ベクトルによる演算
では、隣りの要素（８方向の隣接要素）に変形演
算が伝播されるだけであり、このため、長さがｌ
の変形鎖においては、最大ｌ−１回の変形素ベク
トルによる演算が必要となる。なお、これらの変
形素ビツトマトリツクスは、第５Ａ図に示される
メモリ２０に辞書パターンとして予め記憶されて
いる。

次に、上述の如くして得られた変形素ビツトマ
トリツクスD₁〜D₈による変形操作と、マスク操
作を行なう変形操作演算回路の構成について第
８，９図を参照して具体的に説明する。第８図に
おいて、１７は未知ビツトマトリツクスＢを記憶
するメモリ、２０₁〜２０₈は変形素ビツトマトリ
ツクスD₁〜D₈を記憶するメモリ、３１〜３８は
２次元局部メモリ、１９はマスクビツトマトリツ
クスB^K _Mを記憶するメモリ、４０はアンドゲート
である。

すなわち、未知ビツトマトリツクスＢと、変形
素ビツトマトリツクスD₁〜D₈とはそれぞれ論理
積演算され（（D₁〜D₈）・Ｂ）、２次元局部メモリ
３１〜３８に入れられる。２次元局部メモリ３１
〜３８は、例えば第９図の如く所定の容量をもつ
シフトレジスタを３段重ねて構成されており、未
知ビツトマトリツクスＢと変形素ビツトマトリツ
クスD₁〜D₈の論理積出力b₀〜b₈を３×３個ずつ
順次取り出すものである。このとき、出力b₁〜b₈
は、変形操作をしたときにそれが中心となる出力
b₀の位置と一致するように、互いにその位置決め
がなされて取り出される（第９図イ〜リの各
（Γ）印位置参照）。なお、第９図のイは局部メモ
リ３４を示し、ロ，ハ，ニはそれぞれメモリ３
３，３２，３５を、また、ヘ，ト，チ，リはそれ
ぞれメモリ３１，３６，３７，３８を示すもの
で、ホは第８図のメモリ１７を示すものである。
したがつて、メモリ１７も２次元局部メモリを構
成するものと云うことができる。各局部メモリの
出力b₀〜b₈は互いに論理和がとられ、その総和が
演算されてアンドゲート４０に導かれ、ここで、
マスクビツトマトリツクスB^K _Mとの論理積演算が
行なわれる。つまり、局部メモリからの出力は、
先の(1)式におけるD^K（Ｂ（ｉ、ｊ））の演算結果を
表わし、アンドゲート４０の出力は、同じくB^K _M
（ｉ、ｊ）・D^K（Ｂ（ｉ、ｊ））なる演算結果を表わ
している。なお、アンドゲート４０の出力はメモ
リ１７へ格納される。また、第８図にはメモリ１
７が２つ示されているが、これは第５Ａ図の１７
ａ，１７ｂに対するもので、変形素ベクトル演算
が行なわれる度に交互に切り換えられて使用され
る。こうして、変形鎖を８方向の変形素ベクトル
に分解することにより、従来の如く変形鎖の種類
を水平または垂直変形鎖のみに限定する必要がな
く、任意形状の変形鎖を扱うことができる。

次に、以上の如き構成によつて距離演算がどの
ように行なわれるかを、具体的な例を使用して説
明する。第１０図は変形素ビツトマトリツクスと
未知ビツトマトリツクスを説明する説明図、第１
１図は変形操作演算回路による処理結果を説明す
る説明図である。

この例は、未知のパターンとして数字「２」を
読取り、第２〜４図に示される如き数字「５」と
の距離を演算した場合の例である。未知ビツトマ
トリツクスＢは第１０図ホの如く示される一方、
数字「５」の変形素ビツトマトリツクスが同図イ
〜ニ，ヘ〜リの如く表わされる。なお、この場
合、第２図からも明らかなように、水平、垂直変
形鎖しかないため、斜めの変形鎖を表現するイ，
ハ，ト，リの４つの変形素ビツトマトリツクスは
“０”となつている。ここで、１回目の変形素ベ
クトル演算と第４図の如きマスクビツトマトリツ
クスB^K _Mによるマスク操作とによつて、未知パタ
ーン「２」は、第１１図イに示されるように、マ
スク要素に対応する所が「０」となり、変形要素
の所が変形素ベクトルによつて伝播し、第２回、
３回の演算によつて、それぞれ同図ロ，ハの如く
なる。この場合、変形鎖の最大長ｌがｌ＝４であ
るため、変形素ベクトル演算は３回で打ち切ら
れ、最終的（３回目）には同図ハの如きビツトマ
トリツクスB⁽³⁾が得られることになる。このビツ
トマトリツクス⁽³⁾と第３図に示される如き標準ビ
ツトマトリツクスB^K _Sとは、第５Ａ図に示される
EORゲート２３にて排他的論理和演算され、互
いに一致しない要素が取り出されるので、その要
素の数を同じくカウンタ２５にて計数することに
より距離D^Kを求めることができる。なお、排他
的論理和演算の結果は第１１図ニの如く示され、
その距離は「104」として求められる。

なお、以上では辞書パターンが１つだけの場合
について説明したが、例えば、数字ならば「０」
から「９」の10種類、英文字の場合は26種類の如
く多数存在するので、１つの未知パターンについ
て複数の距離が演算されることになる。したがつ
て、各メモリに記憶される標準ビツトマトリツク
スB^K _S、マスクビツトマトリツクスB^K _Mおよび変形
素ビツトマトリツクスD₁〜D₈も対象文字または
パターンに応じた数だけ存在することは云う迄も
ない。

〔発明の効果〕

以上のように、この発明によれば、未知ビツト
マトリツクスに対する変形オペレータ演算を、変
形素ビツトマトリツクスによつてハード化して行
なうようにしているため、高速な距離演算が可能
となり、文字読取速度が向上するという利点をも
たらすものである。また、変形素ベクトルの概念
を導入したことにより、処理速度を低下させるこ
となく、任意形状の変形鎖を取り扱うことがで
き、したがつて融通性に富む文字読取を実現する
ことができる。

【図面の簡単な説明】

第１図は文字読取装置の従来例を示す構成図、
第１Ａ図は撮像画像の処理方法を説明するための
説明図、第１Ｂ図は第１図における演算処理装置
の動作を概略的に説明するためのフローチヤー
ト、第２図は数字「５」のクラスタ表現形式を説
明する説明図、第３図は第２図に対応する数字
「５」の標準ビツトマトリツクスを説明する説明
図、第４図は同じくそのマスクビツトマトリツク
スを説明する説明図、第５図はこの発明の実施例
を示す構成図、第５Ａ図は距離演算回路の具体例
を示す構成図、第６図は変形素ベクトルを説明す
る説明図、第７図は変形オペレータと変形素ビツ
トマトリツクスとの関係を説明する説明図、第８
図は変形操作およびマスク操作を行なう変形操作
演算回路の具体例を示す構成図、第９図は第８図
における２次元局部メモリを示す構成図、第１０
図は変形素ビツトマトリツクスと未知ビツトマト
リツクスを説明する説明図、第１１図は変形操作
演算回路の処理結果を説明する説明図である。符号説明、１……撮像装置（テレビカメラ）、
２……２値化回路、３……モニタテレビ、４……
特徴抽出回路、５……画像メモリ、６……演算処
理装置、７……プログラムメモリ（ROM）、８，
１７，１８，１９，２０……メモリ、９……入出
力インタフエイス、１０，２７，２８……バス、
１１……距離演算回路、１２……基本クロツク発
生回路、１３，４０……アンドゲート、１４……
アドレス用カウンタ回路、１５……フレーム回数
カウンタ、１６……演算制御回路、２１……ビツ
トマトリツクス切換回路、２２……変形操作演算
回路、２３……排他的論理和ゲート、２４……距
離カウント書込制御回路、２５……距離カウンタ
回路、２６……距離メモリ、３１〜３８……２次
元局部メモリ。

Claims

【特許請求の範囲】１未知文字を所定大きさの外接四角形により切
り出して該四角形を複数のメツシユに分割し各メ
ツシユ内に文字が存在するか否かに応じて２値化
することにより未知文字を“１”、“０”のビツト
マトリツクスＢで表現する一方、或る標準文字Ｋ
のビツトマトリツクスを少なくとも複数の変形要
素からなる変形鎖とマスク要素とを用いて表現す
るに当たりビツトマトリツクスの各要素が変形鎖
ならば“１”としそれ以外ならば“０”として作
成される標準ビツトマトリツクスB^K _Sと、同じく
各要素がマスク要素ならば“０”でそれ以外なら
ば“１”として作成されるマスクビツトマトリツ
クスB^K _Mと、未知文字のビツトマトリツクスＢに
作用しその或る要素が“１”ならば対応する変形
鎖の各変形要素を“１”としそれ以外ならばビツ
トマトリツクスＢの要素は不変となる操作を行な
う変形オペレータD^Kと、これら標準ビツトマト
リツクスB^K _S、マスクビツトマトリツクスB^K _Mおよ
び変形オペレータD^Kを用いて次の論理演算式で
表わされる距離D^K(B)とをそれぞれ定義して、 D^K(B)＝_M 〓ⁱ⁼¹ _N 〓^j=1 〔B^K _S(i、j) ｛B^K _M(i、j)・D^K（Ｂ(i、j)）｝〕該距離を標準文字毎に演算し、その結果得られ
る距離の値が所定の条件を満たすものから未知文
字を識別する文字読取装置であつて、前記標準ビ
ツトマトリツクスB^K _Sを文字種別に応じて記憶す
る第１のメモリと、マスクビツトマトリツクス
B^K _Mを文字種別に応じて記憶する第２のメモリと、
前記変形鎖をその作用方向を考慮した所定数の変
形素ビツトマトリツクスに分解して文字種別毎に
記憶する第３のメモリと、該各変形素ビツトマト
リツクスと未知文字のビツトマトリツクスとの間
で論理積演算をして得られる量と未知ビツトマト
リツクスとを所定数の２次元局部メモリを介して
順次並列的に取り出し前記マスクビツトマトリツ
クスとの論理積演算を行なうことにより上式の括
弧｛｝内の演算を行なう変形操作演算回路と、
該操作出力と前記第１メモリからの標準ビツトマ
トリツクスとの排他的論理和演算を行なう演算回
路とを備えてなることを特徴とする文字読取装
置。