JPS6034135B2 - バイトマ−クのパリテイチエツク方式 - Google Patents
バイトマ−クのパリテイチエツク方式Info
- Publication number
- JPS6034135B2 JPS6034135B2 JP56155012A JP15501281A JPS6034135B2 JP S6034135 B2 JPS6034135 B2 JP S6034135B2 JP 56155012 A JP56155012 A JP 56155012A JP 15501281 A JP15501281 A JP 15501281A JP S6034135 B2 JPS6034135 B2 JP S6034135B2
- Authority
- JP
- Japan
- Prior art keywords
- parity
- byte
- mark
- data
- parity check
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Detection And Correction Of Errors (AREA)
- Error Detection And Correction (AREA)
Description
【発明の詳細な説明】
本発明は入出力装置からバイト単位で送られらてくるデ
ータを、入出力制御装置でバッフアし、されにｎバイト
バウンダリにアラインして上位装置（チャンネル又は処
理装置）に送出する場合に、有効バイト位置を示すため
にデータに付加されるバイトマークについてのパリテイ
チヱツクの方式に関する。
ータを、入出力制御装置でバッフアし、されにｎバイト
バウンダリにアラインして上位装置（チャンネル又は処
理装置）に送出する場合に、有効バイト位置を示すため
にデータに付加されるバイトマークについてのパリテイ
チヱツクの方式に関する。
一般にこのようなデータ転送に際してはデータ及びバイ
トマークをｎバイト分づつに分けて複数回転送するが、
従来はバイトマークの作成時に各回分のバイトマーク毎
にパリティをジェネレートしてバッファしておき、上位
装置への送出に際してパリティチェックを行ない、正常
であればそのパリティをそのまま付加して送出し、エラ
ーがあればその旨上位装置に報告している。
トマークをｎバイト分づつに分けて複数回転送するが、
従来はバイトマークの作成時に各回分のバイトマーク毎
にパリティをジェネレートしてバッファしておき、上位
装置への送出に際してパリティチェックを行ない、正常
であればそのパリティをそのまま付加して送出し、エラ
ーがあればその旨上位装置に報告している。
従ってバイトマークレジスタにパリティビットの分が必
要でありハード量が増す欠点があった。本発明はこのよ
うな従来の欠点を解消することを目的としており、各転
送分毎のパリティビットは持たず、全送出分についての
パリティのみでパリティチェックを行なうものである。
要でありハード量が増す欠点があった。本発明はこのよ
うな従来の欠点を解消することを目的としており、各転
送分毎のパリティビットは持たず、全送出分についての
パリティのみでパリティチェックを行なうものである。
以下図面により説明する。第１図は発明の一実施例ブロ
ック図であり、ＤＢＲＯ〜３は夫々４バイトのデータ・
バッファ・レジスタであり、入出力装置からは１バイト
単位で書込まれる。
ック図であり、ＤＢＲＯ〜３は夫々４バイトのデータ・
バッファ・レジスタであり、入出力装置からは１バイト
単位で書込まれる。
ＢＭＫＯ〜３は４ビットのバイト、マークレジスタであ
り、各ビットは対応するＤＢＲ中のバイトの有効性を示
すもので、データバィトのＤＢＲへの書込みの度に“１
”が対応ビット位置に立てられる。ＤＡＢは４ビットの
アドレス・レジスタで入出力装置からのデータをＤＢＲ
のどの位置へ入れるがを指示し、１バイト書込れる毎に
プラス１される。ＰＯはパリティ発生器で、４ビットの
バイトマークに対するパリ，ティを発生するもの、ＰＣ
はパリティチェック回路でその詳細は後述する。上位装
置（例えばＣＰＵ）との間は４バイトバウンダリで転送
が行なわれ、最大１ふゞィトが４回に分けて転送される
。
り、各ビットは対応するＤＢＲ中のバイトの有効性を示
すもので、データバィトのＤＢＲへの書込みの度に“１
”が対応ビット位置に立てられる。ＤＡＢは４ビットの
アドレス・レジスタで入出力装置からのデータをＤＢＲ
のどの位置へ入れるがを指示し、１バイト書込れる毎に
プラス１される。ＰＯはパリティ発生器で、４ビットの
バイトマークに対するパリ，ティを発生するもの、ＰＣ
はパリティチェック回路でその詳細は後述する。上位装
置（例えばＣＰＵ）との間は４バイトバウンダリで転送
が行なわれ、最大１ふゞィトが４回に分けて転送される
。
ＯＢＲＯ〜３及びＢＭＫＯ〜３は夫々シフト・レジス夕
機能を有し、ＣＰＵへの転送時は各レジスタ間でシフト
してＤＢＲ３及びＢＭＫ３より送出する。バイトマーク
ＢＭＫに対するパリティは発生器ＰＯで発生し、そのパ
リティビットＢＭＰを付してＣＰＵに送出する。一方、
パリティチェック回路ＰＣは第２図に示す如くフリップ
フロップＦＦを有し、入出力装置からの書込信号ＤＢＲ
ＷＴがある度に反転される（尚初期値は“１”である）
。即ちこのＦＦは、ＢＭＫＯ〜３に書込まれるバイトマ
ーク全体の奇数パリティを算出していることになる。こ
こで入出力装置からの転送が終るか、ＤＢＲＯ〜３が一
杯になると、ＣＰＵへの転送に移る。この場合ＣＰＵか
らの読出し信号ＥＸＴＲＤがあった時のパリティ発生器
ＰＧの出力ＢＭＰにより、ＦＦを反転する。即ちもしＢ
ＭＰが“１’’ならＦＦを反転し、ＢＭＰが“０”なら
反転しない。これを最大４回行なう訳であるが、このこ
とは上記バイトマーク全体のパリティに対して、各ＢＭ
ＫＯ〜３のパリティを加えたものに相当する。よっても
しパリティエラーが無い場合は、最終回の送出後のＦＦ
の値は“１”である筈である（レジスタが４段で偶数分
割のため）。よってＣＰＵからの転送終了信号ＴＥＮＤ
に同期してＦＦの値をバイトマークエラー信号ＢＭＥと
して送出すれば、ＣＰＵ側でエラーの有無が判断できる
。以上の如く本発明ではＢＭＫＯ〜３への書込み時には
バイトマーク全体のパリティをＦＦ‘こ計数し、ＣＰＵ
への送出に際して各４ビット毎のパリティを発生し、そ
れをＦＦの値に加算することによってバイトマーク全体
に対するパリティチェックが行なえるため、バッファレ
ジスタにパリティ用のビットが不要であり、ハードウェ
アの削減が可能である。
機能を有し、ＣＰＵへの転送時は各レジスタ間でシフト
してＤＢＲ３及びＢＭＫ３より送出する。バイトマーク
ＢＭＫに対するパリティは発生器ＰＯで発生し、そのパ
リティビットＢＭＰを付してＣＰＵに送出する。一方、
パリティチェック回路ＰＣは第２図に示す如くフリップ
フロップＦＦを有し、入出力装置からの書込信号ＤＢＲ
ＷＴがある度に反転される（尚初期値は“１”である）
。即ちこのＦＦは、ＢＭＫＯ〜３に書込まれるバイトマ
ーク全体の奇数パリティを算出していることになる。こ
こで入出力装置からの転送が終るか、ＤＢＲＯ〜３が一
杯になると、ＣＰＵへの転送に移る。この場合ＣＰＵか
らの読出し信号ＥＸＴＲＤがあった時のパリティ発生器
ＰＧの出力ＢＭＰにより、ＦＦを反転する。即ちもしＢ
ＭＰが“１’’ならＦＦを反転し、ＢＭＰが“０”なら
反転しない。これを最大４回行なう訳であるが、このこ
とは上記バイトマーク全体のパリティに対して、各ＢＭ
ＫＯ〜３のパリティを加えたものに相当する。よっても
しパリティエラーが無い場合は、最終回の送出後のＦＦ
の値は“１”である筈である（レジスタが４段で偶数分
割のため）。よってＣＰＵからの転送終了信号ＴＥＮＤ
に同期してＦＦの値をバイトマークエラー信号ＢＭＥと
して送出すれば、ＣＰＵ側でエラーの有無が判断できる
。以上の如く本発明ではＢＭＫＯ〜３への書込み時には
バイトマーク全体のパリティをＦＦ‘こ計数し、ＣＰＵ
への送出に際して各４ビット毎のパリティを発生し、そ
れをＦＦの値に加算することによってバイトマーク全体
に対するパリティチェックが行なえるため、バッファレ
ジスタにパリティ用のビットが不要であり、ハードウェ
アの削減が可能である。
またＣＰＵとの転送は１ひゞィトが１つの単位になって
いるため、その中の４バイト単位にパリティを付してエ
ラーチェックをしても、データの再送等の処置は１８ゞ
ィト単位で行なうのが一般であり、エラーの検出も１が
ゞィトの単位でできれば充分であり、むしろその方が制
御も簡単であるという効果もある。
いるため、その中の４バイト単位にパリティを付してエ
ラーチェックをしても、データの再送等の処置は１８ゞ
ィト単位で行なうのが一般であり、エラーの検出も１が
ゞィトの単位でできれば充分であり、むしろその方が制
御も簡単であるという効果もある。
第１図は本発明の一実施例ブロック図であり、第２図は
第１図におけるパリティ・チェック回路の詳細図である
。 図中、ＤＢＲＯ〜３はデータ・バッファ・レジスタ、Ｂ
ＭＫＯ〜３はバイトマーク・レジスタ、ＤＡＢはアドレ
スレジスタ、ＰＧはパリティ発生器、ＰＣはパリティチ
ェック回路である。 多′図 多Ｚ図
第１図におけるパリティ・チェック回路の詳細図である
。 図中、ＤＢＲＯ〜３はデータ・バッファ・レジスタ、Ｂ
ＭＫＯ〜３はバイトマーク・レジスタ、ＤＡＢはアドレ
スレジスタ、ＰＧはパリティ発生器、ＰＣはパリティチ
ェック回路である。 多′図 多Ｚ図
Claims (1)
- １ 入出力装置からのデータを格納するバツフアレジス
タと、そのバツフアレジスタ中の有効バイト位置を示す
バイトマークを格納するバイトマークレジスタとを有し
、データ及びバイトマークを複数回に分けて上位装置へ
転送する入出力制御装置において、送出すべきバイトマ
ーク全体のパリテイを算出する手段と、各回の送出分毎
にパリテイを算出する手段とを設け、最終回の送出後に
各回の送出分毎のパリテイと上記全体のパリテイからパ
リテイ・エラーのチエツクを行なうことを特徴とするバ
イトマークのパリテイチエツク方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56155012A JPS6034135B2 (ja) | 1981-09-30 | 1981-09-30 | バイトマ−クのパリテイチエツク方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56155012A JPS6034135B2 (ja) | 1981-09-30 | 1981-09-30 | バイトマ−クのパリテイチエツク方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5856043A JPS5856043A (ja) | 1983-04-02 |
| JPS6034135B2 true JPS6034135B2 (ja) | 1985-08-07 |
Family
ID=15596748
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56155012A Expired JPS6034135B2 (ja) | 1981-09-30 | 1981-09-30 | バイトマ−クのパリテイチエツク方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6034135B2 (ja) |
-
1981
- 1981-09-30 JP JP56155012A patent/JPS6034135B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5856043A (ja) | 1983-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2988901B2 (ja) | 並直列ポートを有するｉｃ上のエラー検出装置及びエラー検出方法 | |
| JPS6334548B2 (ja) | ||
| US5506958A (en) | Error detection for parallel data transfer between a processor and a peripheral device by comparing regisgers storing a sum of values in bytes of data transferred | |
| US20080222324A1 (en) | System method structure in network processor that indicates last data buffer of frame packet by last flag bit that is either in first or second position | |
| GB1534129A (en) | Data transfer apparatus | |
| JPH0331928A (ja) | フレーム変換回路 | |
| US6301264B1 (en) | Asynchronous data conversion circuit | |
| JPS5856043A (ja) | バイトマ−クのパリテイチエツク方式 | |
| JPH0348543B2 (ja) | ||
| JP2000155737A (ja) | デ―タパケット受信装置 | |
| JP2644112B2 (ja) | Ｆｉｆｏ試験診断回路 | |
| JP2581705B2 (ja) | 直列デ−タ転送システム | |
| JP2885538B2 (ja) | 固定長データ転送用バッファの誤動作検出方式および復旧方式 | |
| JPH0344394B2 (ja) | ||
| JP3256464B2 (ja) | 非同期転送制御方式 | |
| KR970002655A (ko) | 단일버퍼를 이용한 데이타 전송 제어 장치 및 방법 | |
| KR840000977B1 (ko) | 플롭피디스크(Floppy disc)입출력장치 | |
| JPS61150181A (ja) | フア−ストイン・フア−ストアウト方式レジスタの制御方式 | |
| JPH0638239B2 (ja) | 誤り訂正機構 | |
| JPS5930299B2 (ja) | デ−タ受信制御装置 | |
| JPS5860497A (ja) | 誤り検出制御方式 | |
| JPH0444157A (ja) | データの転送方法 | |
| JPS6054059A (ja) | 記憶装置 | |
| JPH0219946A (ja) | 半導体ファイルメモリ装置 | |
| JPS6318776B2 (ja) |