JPS6034213B2 - リレ−の駆動回路 - Google Patents
リレ−の駆動回路Info
- Publication number
- JPS6034213B2 JPS6034213B2 JP11500080A JP11500080A JPS6034213B2 JP S6034213 B2 JPS6034213 B2 JP S6034213B2 JP 11500080 A JP11500080 A JP 11500080A JP 11500080 A JP11500080 A JP 11500080A JP S6034213 B2 JPS6034213 B2 JP S6034213B2
- Authority
- JP
- Japan
- Prior art keywords
- pole
- switching element
- resistor
- drive circuit
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Relay Circuits (AREA)
Description
【発明の詳細な説明】
この発明は、電歪素子や圧電素子のような電界の印加に
よって歪を生じる電気−機械変換素子を用いて有接点を
開閉するようにしたコイルレスリレ−の駆動回路に関す
るものである。
よって歪を生じる電気−機械変換素子を用いて有接点を
開閉するようにしたコイルレスリレ−の駆動回路に関す
るものである。
第3図は、従釆のこの種の駆動回路の一例を示す。
図において、1対の入力端子la,lb間には、抵抗体
4,10の直列回路が接続されるとともに、上言己抵抗
体101く電気−機械変換素子、たとえば露歪素子7が
並列に接続されている。上記電歪素子7の先端部に連結
された延長レバー8には有接点9が設定されている。い
ま、1対の入力端子la,lb間に入力電圧が印加され
ると、突入電流制限用の抵抗体4を介して霞歪素子7に
入力電圧が付勢される。
4,10の直列回路が接続されるとともに、上言己抵抗
体101く電気−機械変換素子、たとえば露歪素子7が
並列に接続されている。上記電歪素子7の先端部に連結
された延長レバー8には有接点9が設定されている。い
ま、1対の入力端子la,lb間に入力電圧が印加され
ると、突入電流制限用の抵抗体4を介して霞歪素子7に
入力電圧が付勢される。
このとき、上記突入電流は突入電流制限用抵抗体4によ
り制限される。上記電歪素子7は入力電圧の大き丸こ応
じた歪を発生し、延長レバー8の先端部が変位して接点
9が閉成される。一般に、電歪素子7はコンデンサと同
じ性質をもっているため、蚕歪素子7単体に直接入力電
圧をEO加する構成のリレーでは、入力電圧を印カロし
た瞬間に大きな突入電流が流れてノイズを発生し、たと
えば電源を同一として半導体集積回路などが接続されて
いると、この回路を誤動作させるおそれがある。
り制限される。上記電歪素子7は入力電圧の大き丸こ応
じた歪を発生し、延長レバー8の先端部が変位して接点
9が閉成される。一般に、電歪素子7はコンデンサと同
じ性質をもっているため、蚕歪素子7単体に直接入力電
圧をEO加する構成のリレーでは、入力電圧を印カロし
た瞬間に大きな突入電流が流れてノイズを発生し、たと
えば電源を同一として半導体集積回路などが接続されて
いると、この回路を誤動作させるおそれがある。
しかしながら、上記のように突入電流制限用抵抗体4に
よりその突入電流が制限されるから、ノイズの発生が抑
制されて、電源を同一とする他の半導体集積回路などが
接続されていても、この回路を誤動作させるおそれかな
い。また、入力電圧を断つたとき、竜歪素子7の蓄積電
荷は放電用抵抗体10を介して放電し、これによって雷
歪素子7が初期状態に復帰し、薮点9が開放される。と
ころが、上記の従来回路において、雷歪素子7に蓄積さ
れた電荷の放電時定数は、雷歪素子7の等価コンデンサ
と抵抗体10とで決定される。
よりその突入電流が制限されるから、ノイズの発生が抑
制されて、電源を同一とする他の半導体集積回路などが
接続されていても、この回路を誤動作させるおそれかな
い。また、入力電圧を断つたとき、竜歪素子7の蓄積電
荷は放電用抵抗体10を介して放電し、これによって雷
歪素子7が初期状態に復帰し、薮点9が開放される。と
ころが、上記の従来回路において、雷歪素子7に蓄積さ
れた電荷の放電時定数は、雷歪素子7の等価コンデンサ
と抵抗体10とで決定される。
この放電時定数を小さくするために、つまり放電時時間
を短縮するために、抵抗体10の値を小さくすると、消
費電力が大きくなる。そのため、復帰時間の短縮と省電
力との猿立は不可能である。以上のことは、電気−機械
変換素子4として、露歪素子ではなく、圧電素子のよう
な電界の印加によって歪を生じる素子を使用した場合の
共通した欠点である。この発明は上記欠点を解消するた
めになされたもので、電気−機械変換素子の復帰時間の
短縮と省電力とを達成することができるリレーの駆動回
路を提供することを目的とする。以下、この発明の一実
施例を図面にしたがって説明する。
を短縮するために、抵抗体10の値を小さくすると、消
費電力が大きくなる。そのため、復帰時間の短縮と省電
力との猿立は不可能である。以上のことは、電気−機械
変換素子4として、露歪素子ではなく、圧電素子のよう
な電界の印加によって歪を生じる素子を使用した場合の
共通した欠点である。この発明は上記欠点を解消するた
めになされたもので、電気−機械変換素子の復帰時間の
短縮と省電力とを達成することができるリレーの駆動回
路を提供することを目的とする。以下、この発明の一実
施例を図面にしたがって説明する。
第1図において、la,lbは1対の操作入力端子で、
一方の操作入力端子laには逆流防止用のダイオード2
が接続されている。
一方の操作入力端子laには逆流防止用のダイオード2
が接続されている。
3は後述するスイッチング素子の駆動用抵抗体、4は電
流制限用の抵抗体、5は操作入力判別用のダイオード、
6は制御極を有するスイッチング素子、たとえばスイッ
チングトランジスタであり、このスイッチングトランジ
スタ6のコレクタ極は上記ダィオ−ド2を介して一方の
操作入力端子laに接続され、またベース極は他方の操
作入力端子lbに直接接続されている。
流制限用の抵抗体、5は操作入力判別用のダイオード、
6は制御極を有するスイッチング素子、たとえばスイッ
チングトランジスタであり、このスイッチングトランジ
スタ6のコレクタ極は上記ダィオ−ド2を介して一方の
操作入力端子laに接続され、またベース極は他方の操
作入力端子lbに直接接続されている。
上言己スイッチングトランジスタ6におけるコレク夕極
とベース極との間に上記駆動用の抵抗体3が接続され、
さらに上記ベース極とェミッタ極との間にダイオード5
が接続されている。7はチタン酸バリウムなどからなる
雷歪素子、8は電歪素子7の先端に連結された延長レバ
ー、9は有接点である。
とベース極との間に上記駆動用の抵抗体3が接続され、
さらに上記ベース極とェミッタ極との間にダイオード5
が接続されている。7はチタン酸バリウムなどからなる
雷歪素子、8は電歪素子7の先端に連結された延長レバ
ー、9は有接点である。
上記電歪素子7には上記電流制限用の抵抗体4が直列接
続されており、この直列回路は上記トランジスタ6のコ
レクタ極とェミッタ極との間に並列接続されている。つ
ぎに、上記構成の作動について第2図を参照して説明す
る。
続されており、この直列回路は上記トランジスタ6のコ
レクタ極とェミッタ極との間に並列接続されている。つ
ぎに、上記構成の作動について第2図を参照して説明す
る。
いま、操作入力端子la,lb間に上記入力端子laが
正電位になるように操作入力電圧を加えると、逆流防止
ダイオード2、電流制限抵抗4、電歪素子7、操作入力
判別ダイオード5を介して電流が流れる(第2図実線矢
印Aの径路)。
正電位になるように操作入力電圧を加えると、逆流防止
ダイオード2、電流制限抵抗4、電歪素子7、操作入力
判別ダイオード5を介して電流が流れる(第2図実線矢
印Aの径路)。
この経路の電流により、竜歪素子7は操作入力電圧に応
じて自由端が変位し、このため電歪素子7先端に付けた
延長レバー8を介し接点9が閉成される。操作入力電圧
が印加されている間間の消費電力はスイッチング素子駆
動用抵抗体3で消費されるのみである(第2図に実線矢
印Bの径路)。
じて自由端が変位し、このため電歪素子7先端に付けた
延長レバー8を介し接点9が閉成される。操作入力電圧
が印加されている間間の消費電力はスイッチング素子駆
動用抵抗体3で消費されるのみである(第2図に実線矢
印Bの径路)。
すなわち、スイッチング素子駆動用抵抗体3はスイッチ
ングトランジスタの増幅率を大きくすれば大きい値を選
ぶことができ、したがって消費電力を非常に小さくでき
る。つぎに、操作入力電圧を断つと、竜歪素子7の蓄積
電荷は第2図の点線矢印Cで示す径路で放電する。
ングトランジスタの増幅率を大きくすれば大きい値を選
ぶことができ、したがって消費電力を非常に小さくでき
る。つぎに、操作入力電圧を断つと、竜歪素子7の蓄積
電荷は第2図の点線矢印Cで示す径路で放電する。
この放電によってスイッチングトランジスタ6にスイッ
チング入力電流が流れるため、スイッチングトランジス
タ6はスイッチング動作して第2図の点線矢印Dで示す
径路で放電するため急速に露歪素子7は初期状態に復帰
し、それに伴なつて接点9が開放状態となる。上記実施
例において、露歪素子7に対する突入電流を制限するに
は、抵抗体4の抵抗値が比較的小さくてもよい。
チング入力電流が流れるため、スイッチングトランジス
タ6はスイッチング動作して第2図の点線矢印Dで示す
径路で放電するため急速に露歪素子7は初期状態に復帰
し、それに伴なつて接点9が開放状態となる。上記実施
例において、露歪素子7に対する突入電流を制限するに
は、抵抗体4の抵抗値が比較的小さくてもよい。
そのため、矢印Dで示す亀歪素子7の放電回路の時定数
を小さくすることができる。これに対し、スイッチング
素子駆動用抵抗体3は、上述したように高抵抗値にする
ことができるから、その消費電力に貢献することができ
る。
を小さくすることができる。これに対し、スイッチング
素子駆動用抵抗体3は、上述したように高抵抗値にする
ことができるから、その消費電力に貢献することができ
る。
しかも、このようにスイッチング素子駆動用抵抗体3を
高抵抗値にしても、放電回路の時定数に影響をおよぼす
おそれがない。また、上記実施例において、突入電流舌
限用抵抗体4に替えて、あるいはこの抵抗体4に対して
直列にコイルを介挿することも考えられるけれど、セッ
トおよびリセット時のいずれの場合でも、回路中にコイ
ルのインダクタンスが必然的に存在するため、電歪素子
7を構成するコンデンサの容量との関係で、回路定数を
適正値に選定しないと共振を起すことがあり、また、そ
のィンダクタンスのために雷歪素子7の応答が一層遅れ
る欠点がある。
高抵抗値にしても、放電回路の時定数に影響をおよぼす
おそれがない。また、上記実施例において、突入電流舌
限用抵抗体4に替えて、あるいはこの抵抗体4に対して
直列にコイルを介挿することも考えられるけれど、セッ
トおよびリセット時のいずれの場合でも、回路中にコイ
ルのインダクタンスが必然的に存在するため、電歪素子
7を構成するコンデンサの容量との関係で、回路定数を
適正値に選定しないと共振を起すことがあり、また、そ
のィンダクタンスのために雷歪素子7の応答が一層遅れ
る欠点がある。
なお、上言己実施例においては、雷歪素子7を例に説明
したけれども、これは圧電素子のような電界の印加によ
って歪を生じる他の電気−機械変換素子であっても同様
の効果を生じる。また、上記実施例では、スイッチング
素子としてトランジスタを使用したものを例に説明した
が、トランジスタに限らず、たとえばサイリスタなどの
制御極を有する他のスイッチング素子でも同機の効果が
得られるものである。
したけれども、これは圧電素子のような電界の印加によ
って歪を生じる他の電気−機械変換素子であっても同様
の効果を生じる。また、上記実施例では、スイッチング
素子としてトランジスタを使用したものを例に説明した
が、トランジスタに限らず、たとえばサイリスタなどの
制御極を有する他のスイッチング素子でも同機の効果が
得られるものである。
以上のようにこの発明によれば、簡単な回路機成にして
低消費電力の低減化と復帰時間の短縮化を図り得るリレ
ーの駆動回路を提供することができる。
低消費電力の低減化と復帰時間の短縮化を図り得るリレ
ーの駆動回路を提供することができる。
第1図はこの発明の一実施例を示すリレーの駆動回路、
第2図は第1図の作動説明用の等価回路図、第3図は従
来のリレーの駆動回路図である。 la,lb・・・・・・操作入力端子、3・・・・・・
スイッチング素子駆動用抵抗体、4・・・・・・電流制
限用抵抗体、5…・・・操作入力判別ダイオード、6・
・…・スイッチング素子、7…・・・電気−機械変換素
子、9・・・…接点。第1図第2図 第3図
第2図は第1図の作動説明用の等価回路図、第3図は従
来のリレーの駆動回路図である。 la,lb・・・・・・操作入力端子、3・・・・・・
スイッチング素子駆動用抵抗体、4・・・・・・電流制
限用抵抗体、5…・・・操作入力判別ダイオード、6・
・…・スイッチング素子、7…・・・電気−機械変換素
子、9・・・…接点。第1図第2図 第3図
Claims (1)
- 1 誘電体からなり電界の印加によつて歪を生じる電気
−機械変換素子で有接点を開閉操作するリレーの駆動回
路において、高電位極および制御極がそれぞれ1対の操
作入力端子に接続されたスイツチング素子と、上記高電
位極と制御極との間に接続されたスイツチング素子駆動
用の抵抗体と、上記スイツチング素子の低電位極から制
御極へ向かつて順方向となる状態で上記低電位極と制御
極との間に介挿されたダイオードと、上記スイツチング
素子の高電位極と制御極と間に電流制限用の抵抗体を介
して接続された有接点開閉用の電気−機械変換素子とを
具備したリレーの駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11500080A JPS6034213B2 (ja) | 1980-08-20 | 1980-08-20 | リレ−の駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11500080A JPS6034213B2 (ja) | 1980-08-20 | 1980-08-20 | リレ−の駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5738521A JPS5738521A (en) | 1982-03-03 |
| JPS6034213B2 true JPS6034213B2 (ja) | 1985-08-07 |
Family
ID=14651811
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11500080A Expired JPS6034213B2 (ja) | 1980-08-20 | 1980-08-20 | リレ−の駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6034213B2 (ja) |
-
1980
- 1980-08-20 JP JP11500080A patent/JPS6034213B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5738521A (en) | 1982-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7145758B2 (en) | Arc suppression circuit for electrical contacts | |
| US5151602A (en) | Semiconductor relay circuit using photovoltaic diodes | |
| US4658154A (en) | Piezoelectric relay switching circuit | |
| US6700432B2 (en) | Two-terminal switch circuit and voltage threshold responsive circuit component | |
| JPH08204526A (ja) | スイッチング素子のゲート駆動回路 | |
| JP7160104B2 (ja) | スイッチング駆動回路および電気装置 | |
| JPS5814623A (ja) | 電気負荷の短絡保護装置 | |
| JPH07184367A (ja) | 電力トランジスタを緩やかにターンオフするための制御回路 | |
| JP3066754B2 (ja) | ゲート駆動回路 | |
| JPH06216736A (ja) | バリスタを備える固体リレー | |
| JPS6364524A (ja) | 突入電流制限装置 | |
| JPH0514158A (ja) | パワーオンリセツトパルス制御回路 | |
| JP2973654B2 (ja) | 静止形補助リレー回路 | |
| JPH05335911A (ja) | ドライブ回路 | |
| JPH09261024A (ja) | スイッチング回路 | |
| JP2740426B2 (ja) | 半導体リレー | |
| JPS6122345Y2 (ja) | ||
| JP3166806B2 (ja) | 電流検出回路 | |
| JPH0116178Y2 (ja) | ||
| JP2000020143A (ja) | 容量放電回路とそれを備えたスロースタート回路 | |
| JPH04252969A (ja) | ピークホールド回路 | |
| EP0587943A1 (en) | Voltage follower circuit | |
| JPS63261408A (ja) | ソフトスタ−ト回路 | |
| JPH01170365A (ja) | 突入電流防止回路 | |
| JPS6338694Y2 (ja) |