JPS6037123A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS6037123A
JPS6037123A JP58144969A JP14496983A JPS6037123A JP S6037123 A JPS6037123 A JP S6037123A JP 58144969 A JP58144969 A JP 58144969A JP 14496983 A JP14496983 A JP 14496983A JP S6037123 A JPS6037123 A JP S6037123A
Authority
JP
Japan
Prior art keywords
silicide
silicon oxide
oxide film
semiconductor device
tungsten
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58144969A
Other languages
English (en)
Other versions
JPH0433130B2 (ja
Inventor
Nobuyoshi Kobayashi
伸好 小林
Shiyoujirou Sugashiro
菅城　象二郎
Seiichi Iwata
誠一 岩田
Naoki Yamamoto
直樹 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP58144969A priority Critical patent/JPS6037123A/ja
Publication of JPS6037123A publication Critical patent/JPS6037123A/ja
Publication of JPH0433130B2 publication Critical patent/JPH0433130B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、モリブデンシリサイド、タングステンシリサ
イドを電極・配線材料として用いた半導体装置の製造方
法に係り、特にシリサイド表面にモリブデン、タングス
テンの酸化物を実質的に含まない酸化シリコン膜を形成
する方法に関する。
〔発明の背景〕
従来、シリコン（８ｊ）上にモリブデンシリサイド、あ
るいはタングステンシリサイドを重ねて被着した構造に
おいて、０２などの酸化雰囲気中で熱処理してシリサイ
ド表面に酸化シリコン膜（ｓｔｏｚ）を形成する公知技
術があった。しかしながら、この場合シリコンの酸化が
進むだけでなく、モリブデン、タングステンの酸化も同
時に進むために、形成されたＳ　ｔ　０２中にモリブデ
ン（ＭＯ）、タングステン（Ｗ）の酸化物が多く取り込
まれ、ＳｉＯ２の電気絶縁特性が劣化するという欠点が
あった。
〔発明の目的〕
本発明の目的は、上記従来の問題を解決し、シリサイド
表面にＭｏ、Ｗの酸化物を実質的に含まないか、もしく
は極めて少ない５１０２を形成する半導体装置の製造方
法を提供することである。
〔発明の概要〕
一般に、Ｍｏ、Ｗは非常に酸化しやす＜　、Ｈ２Ｏある
いは０２と反応して容易に酸化物を形成する。
しかしながら、Ｈ２ＯとＨｚを混合した雰囲気を用いれ
ば、ＭＯ，Ｗは酸化されずにＳｉを選択的に酸化できる
ことを見い出した。本熱処理法をシリサイドの酸化に応
用すれば、ＭＯ，Ｗは酸化されないためにＭＯ，Ｗの酸
化物を実質的に含まないか、もしくはそれらの酸化物が
極めて少ない８　ｔ　Ｏ２を・形成できる。
〔発明の実施例〕
以下に本発明を、実施例によってさらに詳細に説明する
。
〔実施例１〕 第１図（１）に示すように、ｓｔ　（ｉｏｏ）基板１上
にＷ膜２を約ｉ　ｏ　ｏ　ｎｍ蒸着した後、水素中で６
７５Ｇ、３０分間加熱すると、第１図（２）に示すよう
にＷ膜２と３＋基板１とが反応して、タングステンシリ
サイド３が形成された（厚さは約２５０ｎ　ｍ　）。こ
の構造の試料を、Ｈ２’Ｏｆ約９０％含む０２中で１０
０ＯＣ，４０分間加熱すると、第１図（３）に示すよう
にタングステ／シリサイド３上に酸化シリコン膜４が約
２５Ｏｒ１ｍ形成された。酸化シリコン膜４をアルゴン
イオンでエツチングしながら、オージェ電子分光によっ
て酸化シリコン膜中の元素分析を行なうと、Ｗ元素が約
０，１〜０．５％検出された。それに対して、第１図（
２）に示した試料をＨ２Ｏｅ　２０％含むＨ２中で３時
間加熱すると、タングステ／シリサイド３上に約２５Ｑ
ｎｍの酸化シリコン膜が形成されたが、酸化シリコン膜
中にはオージェ電子分光で調べた結果、Ｗ元素は検出さ
れなかった。
〔実施例２〕 先の実施例の第１図（３）の構造の試料に、Ａｔ膜を９
００ｎｍ蒸着した後、フォトレジストをマスクにして、
４２０μｍ角のＡｔ電極５を形成した（第２図）。Ａｔ
電極５とＳｉ基板１との間に電界をかけて、厚さ２５Ｑ
ｎｍの酸化シリコン膜４の絶縁耐圧を測定した。酸化シ
リコン膜４ｋ、ＨｚＯを含む０２中で加熱して形成した
場合には、絶縁耐圧は２〜３ＭＶ／ｃｒｎと低い値を示
したが、Ｈ２Ｏを含むＨ２中で加熱して形成した場合で
は耐圧は４〜ｓＭＶ／ｃｍとなり前者に比べて良好であ
った。
〔発明の効果〕
上記説明から明らかなように、本発明によればシリサイ
ド上にモリブデン、タングステンの酸化物を実質的に含
まない酸化シリコン膜が形成できるので、絶縁耐圧の大
きい高品質の酸化シリコン膜を提供できる。
【図面の簡単な説明】
第１図は本発明の詳細な説明するための図、第２図は本
発明の一実施例を示す図である。

Claims (1)

    【特許請求の範囲】
  1. モリブデンサイドおよびまたはタングステンシリサイド
    を水分をｉｐｐｍから５０％まで含む水素中で熱処理し
    て、シリサイド表面上に酸化シリコン膜を形成すること
    を特徴とする半導体装置の製造方法。
JP58144969A 1983-08-10 1983-08-10 半導体装置の製造方法 Granted JPS6037123A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58144969A JPS6037123A (ja) 1983-08-10 1983-08-10 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58144969A JPS6037123A (ja) 1983-08-10 1983-08-10 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS6037123A true JPS6037123A (ja) 1985-02-26
JPH0433130B2 JPH0433130B2 (ja) 1992-06-02

Family

ID=15374402

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58144969A Granted JPS6037123A (ja) 1983-08-10 1983-08-10 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS6037123A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61212040A (ja) * 1985-03-18 1986-09-20 Hitachi Ltd 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61212040A (ja) * 1985-03-18 1986-09-20 Hitachi Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
JPH0433130B2 (ja) 1992-06-02

Similar Documents

Publication Publication Date Title
US4505028A (en) Method of producing semiconductor device
JP2002530862A (ja) 水素ダメージを受けた強誘電体膜の不活性ガス回復アニーリング
JPS61134055A (ja) 半導体装置の製造方法
DE69023644T2 (de) Verfahren zur herstellung eines siliziumoxydfilmes.
JPS6037123A (ja) 半導体装置の製造方法
JPH08143398A (ja) 誘電体薄膜上の無欠陥化合物の半導体薄膜の製造方法
JPS59103347A (ja) シリコン層上に２酸化シリコンの絶縁誘電体層を有する半導体装置とその製造法
JP2000022105A5 (ja)
CN117222772A (zh) 涂敷硅的铜的制备方法、利用该制备方法的涂敷硅的防氧化铜及利用其的半导体装置
JPS609166A (ja) 半導体装置の製造方法
US6133063A (en) Process for producing a pin layer sequence on a perovskite and a perovskite having a pin layer sequence
JPH03116968A (ja) 半導体装置の製造方法
KR102296263B1 (ko) 복합 자성분 및 이를 이용한 압분 자심, 및 복합 자성분의 제조방법
JPH0433129B2 (ja)
JPH01120051A (ja) 半導体装置
JP3050220B1 (ja) 部分的に酸化されている表面を持つシリコン基板及びその製造方法
JPH0140512B2 (ja)
KR100440530B1 (ko) 이중 산화 절연층 제조 방법
JPS6228568B2 (ja)
JPH11274597A (ja) 磁気抵抗素子
JPS61208870A (ja) 半導体集積回路用薄構造体
WO2025187652A1 (ja) 水素ガスセンサ及びその製造方法
JPH0455526B2 (ja)
JPS6169145A (ja) 半導体基体の製造方法
JP2550561B2 (ja) 絶縁物薄膜の製造方法