JPS6037495B2 - デ−タ転送装置 - Google Patents

Description

【発明の詳細な説明】 本発明は、フロッピーディスク装置を備えたマイクロコ
ンピュータなどに使用するためのデータ転装置に関する
。

近年、マイクロコンピュータ（以下、マイコンという）
などの外部記憶装置としてフロッピーディスク装置（以
下、ＦＤという）がいよいよ採用されるようになってき
たが、このＦＤにおいてはｎビット、例えば８ビットの
データ１ビットづつ順次処理するシリアルデータ転送方
式となっている。

一方、これに対してマイコンは、ｎビット、例えば８ビ
ットのデータを同時に処理するパラレルデータ転送方式
となっているため、上記したようにＦＤをマイコンの外
部記憶装置として使用するためには、パラレルデ−夕と
シリアルデータの相互変換とデータの一時的な保持を行
なうためのデータ転送装置が必要になる。

そこで、このようなときに使用されるデータ転送装置の
一例を第１図に示す。

第１図において、１はマイコンの中央演算処理回路（Ｃ
ＰＵ）、２は主としてマイコンの動作手順（プログラム
）を記憶しておための記憶回路（ＲＯＭ）、３はマイコ
ンの動作時に一時的にデータを記憶したり、転送すべき
データ又は転送されてきたデータを記憶するための記憶
回路（ＲＡＭ）、４はＣＰＵＩの動作に必要なクロック
信号ｃｋを発生させるためのクロック発生回路であり、
これら全体でマイコンを構成している。

５はＣＰＵＩからの信号を要求信号読み出し信号Ｂとデ
ータ保持回路選択信号Ｃに変換して出力するデコーダ、
６はＦＤ、７はＦＤ制御回路、８は８ビットのデータを
一時的に記憶しておくためのデータ保持回路、９はＦＤ
６からのシリアルデータをパラレルデータに変換してデ
ータ保持回路８に記憶したり、或いはデータ保持回路８
から与えられたパラレルデータをシリアルデータに変換
してＦＤ６に転送するためのシリアルーパラレル相互変
換回路（Ｓ−Ｐ回路）である。

なお、このＦＤ制御回路７としてはＩＣ化された製品が
種々知られているから、それらのうちで適当なもの、例
えば株式会社日立製作所製のＨＤ４６５０＄と呼ばれて
いる製品などを用いればよい。

また、ＣＰＵＩとしても種々の製品が知られているが、
ここではその一例として同じく株式会社日立製作所ＨＤ
４６８０９として知られているクロッタ周波数がＩＭＨ
Ｚの製品を使用したものとして説明する。

ＦＤ６から読み出されるシリアルデー夕はＳ−Ｐ回路９
によってパラレルデータに変換され、デ−夕保持回路８
に転送される。

データ保持回路６はＳ−Ｐ回路９からデータを受けとる
と要求信号発生回路１０にデータが用意されることを知
らせ、これにより要求信号発生回路１０からはデータが
用意されたことをＣＰＵＩに知らせるための要求信号Ａ
が出力される。一方、ＣＰＵＩはＲＯＭ２に記憶されて
いる動作手順に従ってデータ転送を行なうための動作を
しているが、このときの動作手順は第２図のフローチャ
ートに示すようになっている。

即ち、ステップａではデコーダ５を介して要求読み出し
信号Ｂを出力し、これにより要求信号Ａの内容をＣＰＵ
Ｉに取り込む。ついでＣＰＵＩは第２図のステップｂで
信号Ａの内容をチェックし、要求信号Ａが出力されない
ときは再びステップａの動作に戻り、また、要求信号Ａ
が出力されているときにはステップｃの手順に入る。ス
テップｃではデコーダ５からデータ保持回路８をデータ
を読み出すためにデータ保持回路選択信号Ｃをデコーダ
５を介して出力し、ＣＰＵＩにデータを取り込む。そし
てステップｄの期間にＲＡＭ３にデータを転送し、再び
次のデータを転送すべ〈ｅの期間にａの手順に戻る。こ
の手順を繰り返しデータを転送していく。第３図に前述
の動作のタイミングチャートを示す。

このチャートから明らかなように、ａの期間に要求信号
読み出し信号Ｂを出力し、ｂの期間でその内容のチェッ
クを行う。

そしてｃの期間でデータ保持回路選択信号Ｃを出力して
データを読み取り、ｄの期間でＲＡＭ３にデータ転送を
行い、ｅの期間で再び最初に戻ることになり、従って、
上記ａ〜ｅの手順を実行してデータを転送するにはＣＰ
ＵＩのク。ツク信号ｃｋが少なくとも１９サイクル必要
である。そこで、上記したようにクロツク信号ｃｋの周
波数がＩＭＨ２のＣＰＵＩを用いると、クロック信号Ｃ
ｋの１サイクルは１〆Ｓとなるから、結局、上託した装
置では１組のデータ（８ビット）を転送するのに２０〃
Ｓ近い時間を要することになっている。

ところで、最近は、ＦＤの性能向上が目ざましく、記録
密度が従来の２倍にもなっている倍密度ＦＤが市場に提
供されるようになってきた。

そして、この倍密度ＦＤにおいては、１組のデータを転
送するのに必要な時間を１６ＡＳ以内に抑えるように要
求されている。従った、上記したデータ転送装置によっ
て倍密度ＦＤをマイコンに備えるためには、クロック周
波数がＩＭＨＺより高いＣＰＵを使用しなければならな
くなり、コストアップが著しくなってしまうといる欠点
があった。

そこで、この欠点を除くため、第２図に示した動作手順
を変更し、要求信号とデータの取り込みとを最初の同じ
ステップ内で行なうようにしたデータ転送装置が提案さ
れた。

即ち、このデータ転送装置では、第４図のフローチャー
トに示すように、まず最初のステップｆの期間に要求信
号Ａの内容とデータ保持回路８のデータをＣＰＵＩに取
り込み、ステップｇの期間で上記要求信号Ａの内容をチ
ェックし、ステップｈの期間にデータをＲＡＭ３に転送
するものである。

第５図に第４図のタイミングチャートの一例を示す。

第５図において、ｆは期間に要求信号読み出し信号Ｂ、
データ保持回路選択信号Ｃを出力し、要求信号Ａの内容
とデータをＣＰＵＩに取り込む。ところで、この第５図
では、要求信号読み出し信号Ｂが出力されているときに
要求信号Ａが出力されている状態となっているため、ｇ
の期間でこれを確認し、ｈでＲＡＭ３にデータを転送、
ｉで再び最初の手順に戻る。従って、この第５図から明
らかなように、この装置によれば、ＣＰＵＩのクロツク
信号にｋが１６サイクル発生する期間内で８ビット１組
のデータを転送でき、クロック周波数がＩＭＨＺのＣＰ
Ｕを用いても１６ｗＳで１バイトのデータ転送が可能に
なり、倍密度ＦＤを備えたマイコンをローコストで構成
することができる。しかしながら、この第４図に示した
方式のデータ転送装置においては、第６図のタイミング
チャートに示したように、要求信号読み出し信号Ｂとデ
ータ保持回路選択信号Ｃとの間の期間中に要求信号Ａが
発生したときにはデータ転送を行なうことができず、従
って、常に確実にデータの転送が行なわれなくなってデ
ータの欠落を生じ易いという欠点があった。

即ち、第６図において、期間ｆの間でＣＰＵＩは要求信
号読み出し信号Ｂをデコーダ５から発生させて要求信号
Ａを取り込み、ついでデータ保持回路選択信号Ｃによっ
てデータを取り込む。

しかしながら、この状態のときには、要求信号読み出し
信号Ｂが発生したタイミングではまだ要求信号Ａは要求
が無かったことを表わす信号となっている。そこで、次
に期間ｇでＣＰＵＩが要求信号Ａの内容をチェックした
ときには、まだデータ転送要求が発生していないものと
判断されてしまうため、再び元のステップｆに戻り、つ
いで再度、要求信号ＡとデータをＣＰＵ１に取り込む。
しかしながら、このときには、その前のデータ保持回路
選択信号Ｃによって要求信号Ａがクリアされてしまって
いるため、ＣＰＵＩにはデータ転送要求が発生していな
い状態での要求信号Ａが同じく取り込まれることになり
、このときにもｇの期間でのチェックのあと再びｆのス
テップに戻ってしまうだけとなるので、結局、このとき
には１バイト分の１組のデータをＣＰＵＩが読み落して
しまうことになってデータ転送動作を確実に行なうこと
ができないのである。本発明の目的は、上記した従来技
術の欠点を除き、クロック周波数の高い高速度のＣＰＵ
を用いることなく倍密度ＦＤなどとの間でのデータ転送
を常に確実に行なうことのできるローコストのデータ転
送装置を提供するのにある。

この目的を達成するため、本発明は、データ転送要求が
現われたときの要求信号を保持して出力信号を発生せ、
データ保持回路に対するデータ保持回路選択信号Ｃの供
給を制御するためのゲート回路を上記出力信号により制
御することによりデータ転送要求が発生したときの要求
信号が必ずＣＰＵに読み込まれるようにした点を特徴と
する。

以下、本発明によるデータ転送装置の実施例を図面につ
いて説明する。

第７図は本発明の一実施例で、第１図の従来例と同一も
しくは同等の部分には同じ符号を付し、その詳しい説明
は省略する。

第７図において、１１は要求信号Ａを要求信号読み出し
信号Ｂのタイミングで記憶しておくための保持回路、１
２はデータ保持回路８に対するデータ保持回路選択信号
Ｃの供給を制御するためのゲート回路である。

そして、この実施例においては、ＲＯＭ２に対して第４
図に示したデータ転送手順が記憶され、それに従ってＣ
ＰＵＩがデータ転送動作を行なうように構成してある。
次に第４図のフローチャートと第８図又は第９図のタイ
ミングチャートにより動作の説明をする。

まず、第４図と第８図の場合について説明すると、まず
、ＣＰＵＩは、ステップｆの期間にデコーダ回路５を介
して要求信号読み出し信号Ｂとデータ保持回路選択信号
Ｃを出力させる。

そして上記読み取し信号ＢによってＣＰＵＩは要求信号
Ａの内容を内部に取り込むと同時に保持回路１１には該
要求信号Ａの内容が保持される。この結果、保持回路１
１では要求信号Ａが発生したことを保持し、ハィレベル
のゲート信号Ｄを出力する。ゲート回路１２は上記ハィ
レベルのゲート信号Ｄを受け、データ保持回路選択信号
Ｃをそのまま選択信号Ｅとして出力し、ＣＰＵＩにはデ
−夕保持回路８のデータが取り込まれる。次にステップ
ｇの期間で要求信号Ａの内容をチェックし、このときに
は要求信号Ａが転送要求が発生していることを表わして
いるため次のｈの手順に入る。そこで、このステップｈ
の期間ではＣＰＵＩに取り込んだデータをＲＡＭ３に転
送し、読くｉの期間で再び最初のステップに戻る。

従って、この第８図のタイミングチャートから明らかな
ように、第７図に示した実施例によれば、ＣＰＵＩのク
ロツク信号ｃｋが１６サイクルの期間で１バイトのデー
タを転送することができ、ＩＭＨＺのクロック周波数で
動作するローコストのＣＰＵＩによって倍密度ＦＤのデ
ータ転送などを行なうことができる。

なお、このときの動作は第５図に示した従来例の動作と
ほとんど同じである。次に、第６図に示した従釆例の動
作と同じように、要求信号Ａが要求信号読み出し信号Ｂ
とデー夕保持回路選択信号Ｃの間の期間で発生した場合
の動作を第９図のタイミングチャートにより説明する。
ステップｆの期間にデコーダ回路５は要求信号読み出し
信号Ｂとデータ保持回路選択信号Ｃを出力する。

この結果、上記読み出し信号ＢによってＣＰＵＩは要求
信号Ａの内容を内部に取り込むと共に、保持回路１１も
要求信号Ａを取り込むが、このときにはまだデータ転送
要求が現われていないから、保持回路１１はローレベル
の要求信号Ａに応じてそれを保持し、ローレベルのゲー
ト信号Ｄを出力する。そこで、ゲート回路１２にはこの
ローレベルのゲート信号Ｄが供給されるので、このゲー
ト回路１２は○ＦＦし、デコーダ５からのデータ保持回
路選択信号Ｃがデータ保持回路８に供給されないように
する。従って、このときにはデータ保持回路８からのデ
ータの読み出し‘ま行なわれず、第９図に示すようにそ
の後に発生した要求信号Ａがクリャされることもない。
一方、次のステップｇの期間では先にＣＰＵＩが取り込
んだ要求信号Ａの内容チェックが行なわれるが、このと
きの要求信号Ａは転送要求がまだ発生していなかったと
きのものであるから、動作は第４図に従って再びステッ
プｆに戻る。

そこで、このステップｆの期間で再びデコーダ５から要
求信号読み出し信号Ｂとデータ保持回路選択信号Ｃが出
力され、この信号ＢによってＣＰＵＩには要求信号Ａの
内容が取り込まれると同時に、保持回路１１は転送要求
が発生していることを表わしているハイレベルの要求信
号Ａを取り込んで保持し、それに応じてハィレベルとな
るゲート信号Ｄを出力する。そこで、ゲート回路１２で
はこのハイレベルの信号Ｄを受けて〇Ｎし、デコーダ回
路５からのデータ保持回路選択信号Ｃをそのまま選択信
号Ｅとして出力し、それをデータ保持回路８に供給する
ので、今度はＣＰＵＩにデータ保持回路８のデータが取
り込まれることになる。

その後、ステップｇの期間で要求信号Ａの内容をチェッ
クし、このときには要求信号Ａの内容が転送要求が発生
していることを表わしているため、次のｈの手順に入る
。そして、このｈの期間ではＣＰＵＩに取り込んだデー
タをＲＡＭ３に転送し、期間ｉで再び最初のｆの手順に
戻り、１バイト分のデータ転送動作を完了する。このよ
うに、本発明の実施例によれば、１バイト分のデータ転
送をＣＰＵＩのクロック信号１６サイクル分の期間で行
なうことができ、しかも要求信号Ａの発生タイミングが
どのような状態になっても転送すべきデータに欠落を生
じる塵れを全く生じないようにできる。

なお、以上の説明は、データ保持回路８からデータをＣ
ＰＵＩに転送する場合についてだけ説明したが、逆にＣ
ＰＵＩからデータ保持回路８にデータを転送する場合に
ついても全く同様に動作するものであることはいうまで
もない。

また、第７図の実施例では、データ保持回路８を読み出
す信号としてデータ保持回路選択信号Ｃで説明した。

しかし、ＦＤ制御用の制御回路７の種類によってこの信
号をデータ保持回路８の読み出しを可能とする回路選択
信号と読み出し制御信号とに分離しているものも知られ
ている。しかして、このような制御回路によって本発明
を実施する場合には上記２種の信号のうちの少なくとも
いずれか１つの信号だけをゲート回路１２で阻止するよ
うにしてやればよい。

そして、この場合、にも、前述の実施例と同様の作用効
果が得られることはいうまでもない。以上説明したよう
に、本発明によれば、クロック周波数が比較的低いマイ
コンによっても比較的高速でのデータ転送を、転送エラ
ーを発生させることなく安定に行なわせることができる
ので、従来技術の欠点を除いて汎用の比較的ローコスト
のマイコンによって倍密度ＦＤとのデータ転送を確実に
行なわせることが可能なデータ転送装置を提供すること
ができる。

【図面の簡単な説明】

第１図はデータ転送装置の従来例を示すブロック図、第
２図はその動作手順の一例を示すフローチャート、第３
図は動作説明用のタイミングチャート、第４図は動作手
順の他の一例を示すフローチャート、第５図及び第６図
はその動作説明用のタイミングチャート、第７図は本発
明によるデータ転送装置の一実施例を示すブロック図、
第８図及び第９図はその動作説明図のタイミングチャ−
トである。 １．．・．・・マイコンのＣＰＵ、２．・・．・．ＲＯ
Ｍ、３．．．．．．ＲＡＭ、５．．．．・・デコーダ、
６……フロッピーデイスク装置（ＦＤ）、８…・・・デ
ータ保持回路、９・・・・・・シリアルーパラレル相互
変換回路、１０・・・・・・転送要求信号発生回路、１
１・・…・保持回路、１２・・・・・・ゲート回路。 フｒ ｌ 図 才２図 ナ３図 すく図 了５図 ★６図 才７縞 オ８図 オｑ図

Claims (1)

1. 【特許請求の範囲】 １ データ保持手段を備え、該手段に対するデータの保
   持又は該手段からのデータの転送が完了するごとにデー
   タ転送要求信号を発生すると共に該データ保持手段に対
   する選択信号により上記データ転送要求信号をクリアす
   る方式のデータ転送装置において、上記データ転送要求
   信号の読み出し信号に応じて該データ転送要求信号を保
   持することにより出力信号を与える制御手段と、上記デ
   ータ保持手段に対する選択信号の伝送路を形成するゲー
   ト手段とを設け、該ゲート手段を上記出力信号によつて
   制御することにより上記データ転送要求信号の読み出し
   を確実に行なうように構成したことを特徴とするデータ
   転送装置。 ２ 特許請求の範囲第１項において、上記データ保持手
   段がパラレルデータ保持回路からなり、パラレールシリ
   アル変換回路を介することによりフロツピーデイスク装
   置に対するデータの転送を可能に構成したことを特徴と
   するデータ転送装置。