JPS6029849A - プロセツサ異常検出回路誤動作防止方式 - Google Patents
プロセツサ異常検出回路誤動作防止方式Info
- Publication number
- JPS6029849A JPS6029849A JP58127363A JP12736383A JPS6029849A JP S6029849 A JPS6029849 A JP S6029849A JP 58127363 A JP58127363 A JP 58127363A JP 12736383 A JP12736383 A JP 12736383A JP S6029849 A JPS6029849 A JP S6029849A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- circuit
- abnormality detection
- monitor
- abnormality
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/0721—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU]
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、外部からのモニタ機能を有するプロセッサに
おいて、オペレータ等の誤操作で、正常動作の場合には
アクセスすることのない未定Ｍ ７ドレスをアクセスし
たときに異常検出回路を動作させることがないようにし
たプロセッサ異常検出回路誤動作防止方式に関する。
おいて、オペレータ等の誤操作で、正常動作の場合には
アクセスすることのない未定Ｍ ７ドレスをアクセスし
たときに異常検出回路を動作させることがないようにし
たプロセッサ異常検出回路誤動作防止方式に関する。
例えばマイクロ・コンピュータでは、メモリのアドレス
領域が６４にバイトあっても実際に使用する領域は限定
されている。したがってマイクロコンピュータが正常に
動作しているときではアクセスすることがない領域をも
しアクセスした場合には異に状態であるので、異常検出
回路でアクセス先アドレスを監視し９例えば上記の如き
異常状態力ｆ発生したときにこれを検出して、異常検Ｌ
１４信号を出力してこれを報知することが行われている
。
領域が６４にバイトあっても実際に使用する領域は限定
されている。したがってマイクロコンピュータが正常に
動作しているときではアクセスすることがない領域をも
しアクセスした場合には異に状態であるので、異常検出
回路でアクセス先アドレスを監視し９例えば上記の如き
異常状態力ｆ発生したときにこれを検出して、異常検Ｌ
１４信号を出力してこれを報知することが行われている
。
ところがこのようなコンピュータにおいて、モニタ機能
を利用して、特定の部分の動作状態をチ”ニックするた
めオペレータがキーボードを操作してコマンド等を入力
し九とき、誤ったデータを入力して上記未定義領域をア
クセスすることがある。
を利用して、特定の部分の動作状態をチ”ニックするた
めオペレータがキーボードを操作してコマンド等を入力
し九とき、誤ったデータを入力して上記未定義領域をア
クセスすることがある。
このような誤操作が行われたとき、異常検出回路が動作
してプロセッサを止めたり、リセットするなどデータ処
理装置の動作に大きな悪影響を与えるという問題が存在
した。
してプロセッサを止めたり、リセットするなどデータ処
理装置の動作に大きな悪影響を与えるという問題が存在
した。
本発明の目的は、このような問題を改善するため、プロ
セッサのモニタ機能を外部から利用するとき、異常検出
回路を出力停止状態に制御して。
セッサのモニタ機能を外部から利用するとき、異常検出
回路を出力停止状態に制御して。
誤操作によりメモリの未定義アドレスをアクセスして異
常検出回路が動作してもデータ処理装置に重大な悪影響
を及ばずことを防止したプロセッサ異常検出回路誤動作
防止方式を提供するものである。
常検出回路が動作してもデータ処理装置に重大な悪影響
を及ばずことを防止したプロセッサ異常検出回路誤動作
防止方式を提供するものである。
〔発明の構成〕
この目的を達成するために本発明のプロセッサ異常検出
回路誤動作防止方式では、未定義アドレスのアクセスに
よりプロセッサの異常を検出するようにした異常検出手
段と、外部よりメモリやレジスタ等を参照できるモニタ
手段を備えたデータ処理装置において、異常検出手段の
出力回路に設けたゲート手段と、オペレータが入力した
コマンドを識別するコマンド識別手段と、上記ゲート手
段をオン・オフ制御するオン・オフ制御手段を設け、外
部よりモニタプログラム実行コマンドを入力−シたとき
上記オン・オフ制御手段により上記ゲート手段をオフ状
態に制御して上記異常検出手段の出力信号を阻止し、モ
ニタのプログラム実行時に誤操作により異常検出回路が
動作してもその出力信号を抑制するようにしたことを特
徴とする。
回路誤動作防止方式では、未定義アドレスのアクセスに
よりプロセッサの異常を検出するようにした異常検出手
段と、外部よりメモリやレジスタ等を参照できるモニタ
手段を備えたデータ処理装置において、異常検出手段の
出力回路に設けたゲート手段と、オペレータが入力した
コマンドを識別するコマンド識別手段と、上記ゲート手
段をオン・オフ制御するオン・オフ制御手段を設け、外
部よりモニタプログラム実行コマンドを入力−シたとき
上記オン・オフ制御手段により上記ゲート手段をオフ状
態に制御して上記異常検出手段の出力信号を阻止し、モ
ニタのプログラム実行時に誤操作により異常検出回路が
動作してもその出力信号を抑制するようにしたことを特
徴とする。
本発明の一実施例を第１１１及び第２図にもとづき説明
する。
する。
第１図は本発明の一実施例構成を示し、第２図はそのプ
日セッサ部分の詳細図である。
日セッサ部分の詳細図である。
図中、１はキーボード、２はプロセッサ、３は異常検出
回路、４はアンド回路、５はレジスタ。
回路、４はアンド回路、５はレジスタ。
１０は入力解析部、１１はコマンド識別部、１２はコマ
ンド実行部、１３はレジスタ・セット・リセット部であ
る。
ンド実行部、１３はレジスタ・セット・リセット部であ
る。
８常検ＩＢｎ路３は、メモリへのアドレスを監視してそ
の未定義アドレスをアクセスした場合にこれを異常発生
状態として検出し、異常検出信号を出力する。
の未定義アドレスをアクセスした場合にこれを異常発生
状態として検出し、異常検出信号を出力する。
アンド回路４は異常検出回路３の出力信号をオン・オフ
制御するものであり、レジスタ５に「０」がセットされ
たときオンとなり、「１」がセットされたときオフとな
る。
制御するものであり、レジスタ５に「０」がセットされ
たときオンとなり、「１」がセットされたときオフとな
る。
レジスタ５はアンド回路４をオン・オフ制御するデータ
がセットされるものであり９通常は「０」がセットされ
てアンド回路４をオン状態にする。
がセットされるものであり９通常は「０」がセットされ
てアンド回路４をオン状態にする。
しかし外部゛よりモニタ動作を実行させるとき、このレ
ジスタ５に「１」を記入してアンド回路４をオフにする
。このようにアンド回路４がオフになれば、外部からの
操作ミスによりメそりの未定義アドレスをアクセスした
ときでも異常検出回路３の出力信号は抑制される。
ジスタ５に「１」を記入してアンド回路４をオフにする
。このようにアンド回路４がオフになれば、外部からの
操作ミスによりメそりの未定義アドレスをアクセスした
ときでも異常検出回路３の出力信号は抑制される。
入力解析部１０はキーボード１より入力された信号を解
析し、これがコマンドの場合にはコマンド識別部１１に
出力する。
析し、これがコマンドの場合にはコマンド識別部１１に
出力する。
コマンド識別部１１は伝達されたコマンドを識別し、モ
ニタ機能プログラム実行コマンドの場合には、レジスタ
・セット・リセット部１３にセット信号を送出して、レ
ジスタ５にｒｌＪを出力させ、クロックＯＬＫによりレ
ジスタ５に「１」をセットさせ、このモニタ機能プログ
ラムが終了したときコマンド実行部１２がリセット信号
を出力してレジスタ５を「０」にリセットさせる。
ニタ機能プログラム実行コマンドの場合には、レジスタ
・セット・リセット部１３にセット信号を送出して、レ
ジスタ５にｒｌＪを出力させ、クロックＯＬＫによりレ
ジスタ５に「１」をセットさせ、このモニタ機能プログ
ラムが終了したときコマンド実行部１２がリセット信号
を出力してレジスタ５を「０」にリセットさせる。
次に本発明の動作について説明する。
（リ 第１図において、データ処理装置が動作している
ときレジスタ５には「０」がセットされ、ア 。
ときレジスタ５には「０」がセットされ、ア 。
ンド回路４がオン状態にある。したがってプロセッサ２
に異常が発生し、未定義アドレスをアクセスしたとき、
異常検出回路３がこれを検出して異常検出信号を出力す
る。このとき上記の如くアンド回路４はオン状態のため
この異常検出信号がアンド回路４を経由して出力され、
異常状態にあることが認識され１例えばプロセッサ２が
停止する。
に異常が発生し、未定義アドレスをアクセスしたとき、
異常検出回路３がこれを検出して異常検出信号を出力す
る。このとき上記の如くアンド回路４はオン状態のため
この異常検出信号がアンド回路４を経由して出力され、
異常状態にあることが認識され１例えばプロセッサ２が
停止する。
（２）いま、オペレータが外部がら操作できるプロセッ
サノモニタ機能を利用してその動作状態をチェックする
ため、メモリやレジスタ等の状態を参照したいとき、ま
ずキーボード１を操作し、モニタ機能操作コマンドを入
力する。このコマンドがコマンド識別部１１にて識別さ
れ、レジスタ・セット・リセット部１３がレジスタ５に
「１」を送出し、このレジスタ５を「１」にセットする
。これによりアンド回路４はオフとなる。また上記コマ
ンドによりコマンド実行部１２が動作してモニタ機能プ
ログラムを実行する。このとき、オペレータがキーボー
ド１より誤って未定義アドレスをアクセスするように操
作ミスを行ったとき、異常検出回路３は異常検出信号を
出力するものの、アンド回路４がオフのえめ、これがさ
らに出力されることはなく１例えばプロセッサが停止し
たり。
サノモニタ機能を利用してその動作状態をチェックする
ため、メモリやレジスタ等の状態を参照したいとき、ま
ずキーボード１を操作し、モニタ機能操作コマンドを入
力する。このコマンドがコマンド識別部１１にて識別さ
れ、レジスタ・セット・リセット部１３がレジスタ５に
「１」を送出し、このレジスタ５を「１」にセットする
。これによりアンド回路４はオフとなる。また上記コマ
ンドによりコマンド実行部１２が動作してモニタ機能プ
ログラムを実行する。このとき、オペレータがキーボー
ド１より誤って未定義アドレスをアクセスするように操
作ミスを行ったとき、異常検出回路３は異常検出信号を
出力するものの、アンド回路４がオフのえめ、これがさ
らに出力されることはなく１例えばプロセッサが停止し
たり。
リセットするようなことはない。そして上記モニタ機能
プログラムが終了すれば、レジスタ５はリセットされ、
再びアンド回路４はオン状態になる。
プログラムが終了すれば、レジスタ５はリセットされ、
再びアンド回路４はオン状態になる。
なお、上記説明では、モニタ機能を使用するときレジス
タ５に「１」をセットしてインバート端子付のアンド回
路４をオフにする例について説明したが、このようなイ
ンバート端子付きのアンド回路を使用せず、モニタ機能
を使用するときアンド回路の一方の入力端子に「０」を
出力してこれをオフにしてもよい。
タ５に「１」をセットしてインバート端子付のアンド回
路４をオフにする例について説明したが、このようなイ
ンバート端子付きのアンド回路を使用せず、モニタ機能
を使用するときアンド回路の一方の入力端子に「０」を
出力してこれをオフにしてもよい。
本発明によれば、外部からプロセッサのモニタ機能を利
用するとき、異常検出回路の出力を強制的に抑制するこ
とができるので、誤操作により未定義アドレスをアクセ
スしても、この誤操作による影響を防止することができ
、正常なデータ処理を継続させることができる。
用するとき、異常検出回路の出力を強制的に抑制するこ
とができるので、誤操作により未定義アドレスをアクセ
スしても、この誤操作による影響を防止することができ
、正常なデータ処理を継続させることができる。
第１図は本発明の一実施例構成を示し、第２図はそのプ
ロセラ？部分の詳細図である。 図中、１はキーボード、２はプロセッサ、３は異常検出
回路、４はアンド回路、５はレジスタ。 １０は入力解析部、１１はコマンド識別部、１２ハコマ
ント実行部、ｉａはレジスタ・セット・リセット部であ
る。 特許出願人 富士通株式会社 代理人弁理士 山 谷 晧 榮 ″’Ｆｌｆｆｉ
ロセラ？部分の詳細図である。 図中、１はキーボード、２はプロセッサ、３は異常検出
回路、４はアンド回路、５はレジスタ。 １０は入力解析部、１１はコマンド識別部、１２ハコマ
ント実行部、ｉａはレジスタ・セット・リセット部であ
る。 特許出願人 富士通株式会社 代理人弁理士 山 谷 晧 榮 ″’Ｆｌｆｆｉ
Claims (1)
- 【特許請求の範囲】 未定義アドレスのアクセスによりプロセッサの異常を検
出するようにした異常検出手段と、外部よりメモリやレ
ジスタ等を参照できるモニタ手段を備えたデータ処理装
置において、異常検出手段の出力回路に設けたゲート手
段と、オペレータが入力したコマンドを識別するコマン
ド識別手段と。 上記ゲート手段をオン・オフ制御するオン・オフ制御手
段を設け、各部よりモニタプログラム実行コマンドを入
力したとき上記オン・オフ制御手段により上記ゲート手
段をオフ状態に制御して上記異常検出手段の出力信号を
阻止し、モニタのプログラム実行時に誤操作により異常
検出回路が動作してもその出力信号を制御するようにし
たことを特徴とするプロセッサ異常検出回路誤動作防止
方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58127363A JPS6029849A (ja) | 1983-07-13 | 1983-07-13 | プロセツサ異常検出回路誤動作防止方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58127363A JPS6029849A (ja) | 1983-07-13 | 1983-07-13 | プロセツサ異常検出回路誤動作防止方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6029849A true JPS6029849A (ja) | 1985-02-15 |
Family
ID=14958104
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58127363A Pending JPS6029849A (ja) | 1983-07-13 | 1983-07-13 | プロセツサ異常検出回路誤動作防止方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6029849A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5086952A (ja) * | 1973-12-03 | 1975-07-12 | ||
| JPS55159256A (en) * | 1979-05-30 | 1980-12-11 | Hitachi Ltd | Address error processing system for microprogram |
-
1983
- 1983-07-13 JP JP58127363A patent/JPS6029849A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5086952A (ja) * | 1973-12-03 | 1975-07-12 | ||
| JPS55159256A (en) * | 1979-05-30 | 1980-12-11 | Hitachi Ltd | Address error processing system for microprogram |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6112320A (en) | Computer watchdog timer | |
| JPH0481932A (ja) | 割込みコントローラ | |
| JPS6280733A (ja) | 情報処理装置 | |
| JPS6029849A (ja) | プロセツサ異常検出回路誤動作防止方式 | |
| JPH08171504A (ja) | エミュレ−ション装置 | |
| JPS6158054A (ja) | プログラムの暴走検出方式 | |
| JPH0264745A (ja) | インターフェース制御装置 | |
| JPH06250864A (ja) | プログラマブルコントローラの誤出力防止方法 | |
| KR200280669Y1 (ko) | 오류검출기능이 구비된 인터럽트 장치 | |
| JPH04182745A (ja) | Ｃｐｕの暴走検出回路 | |
| JPH0287239A (ja) | マイクロプログラム処理装置 | |
| JPH0612292A (ja) | マイクロコンピュータ | |
| JP3757407B2 (ja) | 制御装置 | |
| JPS6252647A (ja) | マイクロプロセツサの暴走監視システム | |
| JPS6162142A (ja) | 入出力制御装置 | |
| JPH05324410A (ja) | アドレスバスによるマイクロプロセッサの異常検出回路 | |
| JPS5920052A (ja) | マイクロコンピユ−タシステムの割込み制御回路 | |
| JPS6323598B2 (ja) | ||
| KR20000010094U (ko) | 씨피유 리셋장치 | |
| JPH0546439A (ja) | 暴走監視装置 | |
| JPH04182835A (ja) | マルチプロセッサシステムのバス監視装置 | |
| JPH02245941A (ja) | アドレス検査装置 | |
| JPS62131339A (ja) | 情報処理装置 | |
| JPH0644201A (ja) | 共有メモリを用いたコンピュータシステムの監視装置 | |
| JPS59148200A (ja) | 不正書き込み検出装置 |