JPS6040595A - 超伝導記憶情報読出回路 - Google Patents

超伝導記憶情報読出回路

Info

Publication number
JPS6040595A
JPS6040595A JP58148582A JP14858283A JPS6040595A JP S6040595 A JPS6040595 A JP S6040595A JP 58148582 A JP58148582 A JP 58148582A JP 14858283 A JP14858283 A JP 14858283A JP S6040595 A JPS6040595 A JP S6040595A
Authority
JP
Japan
Prior art keywords
superconducting
superconducting switch
switch
control
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58148582A
Other languages
English (en)
Other versions
JPH0143399B2 (ja
Inventor
Shuichi Fujita
修一 藤田
Masashi Yamamoto
山本 眞史
Kazunori Miyahara
一紀 宮原
Hajime Yamada
肇 山田
Takuji Nakanishi
中西 卓二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Inc
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP58148582A priority Critical patent/JPS6040595A/ja
Publication of JPS6040595A publication Critical patent/JPS6040595A/ja
Publication of JPH0143399B2 publication Critical patent/JPH0143399B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/44Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using super-conductive elements, e.g. cryotron

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、複数の超伝導情報記憶回路に記憶されている
情報を読出す超伝導記憶情報読出回路に関する。
このような超伝導配憶情報読出回路として、従来、第1
図に示1次に述べる構成を右Jるものが提案されている
ずなわら、ジョセフソン接合索子Jど、制御線Cとを有
する複数n個の入力用超伝導スイッチG+ 、Gy・・
・・・・・・・Gnを有する。
また、ジョセフソン接合素子Jと、制御線Cとを有する
読出制御用超伝導スイッチDを右Jる。
さらに、ジョはフソン接合素子Jど、2つの制御線C1
及びC2どを有する出力用超伝導スイッチ[とを右する
しかして、複数の入力用超伝導スイッチG1、G2・・
・・・・・・・Gnの制御線Cが、複数の超伝導情報記
憶回路M+ 、M+ ・・・・・・・・・Mnにそれぞ
れ結合されている。
この場合、超伝導情報記憶回路M+(i=1.2・・・
・・・n)は、制御線S1にJ:つて制御されることに
よって、その超伝導情報記憶回路M、に情報が2値表示
で「1」で記憶されている場合、= 53− 人力用超伝導スイッチG1に出力を2値表示で11」で
供給し、「0」で記憶されている場合、「2」て・「O
」で供給づ“るように構成されている。
また、複数の入力用超伝導スイッチG+、G、・・・・
・・・・・G I’lのジョセフソン接合素子Jが直列
に接続されて、第1の直列回路が形成されている。
さらに、読出制御用超伝導スイッチDのジョセフソン接
合素子Jと、出力用超伝導スイッチ[の制御線C2どが
直列に接続されて、第2の直列回路が形成されている。
しかして、上述した第1及び第2の直列回路が並列に接
続されて、電源路B11に介挿されている。
また、出力用超伝導スイッチEのジョセフソン接合索子
Jが電源路B12に介挿されている。
ざらに、読出制御用超伝導スイッチDの制御線C及び出
力用超伏)9スイツチEの制御線C1から、それぞれ入
力端TT1及びTI2が導出zl − されている。
また、出力用超伝導スイッチ[のジョセフソン接合素子
、Jの一端から、抵抗R3を介してΩ荷]−に到る出力
ON T Oが導出されている。
以上が、従来提案されている超伝導記憶情報読出回路の
構成である。
このような構成にJ:れば、詳細説明は省略するが、次
の動作が1与られる。
すなわち、入力端T11に制御信号を供給すれば、読出
制御用超伝導スイッチDのジョセフソン接合素子Jが零
電圧状態から右電圧状態に転移し、入力用超伝導スイッ
チG、〜G11に電流が流れ、このため、超伝導情報記
憶回路M1に情報が11」で記憶されている場合、入力
用超伝導スイッチG1のジョセフソン接合素子、Jが零
電圧状態から有電圧状態に転移する。
この入力用超伝導スイッチG1のジョセフソン接合素子
Jが有電圧状態に転移づる前に、読出制御用超伝導スイ
ッチDのジョセフソン接合素子Jは、有電圧状態から零
電圧状態に復帰している。
このため、読出制御用超伝導スイッチDのジョセフソン
接合素子Jと出力用超伝導スイッチ[の制御線C2どの
直列回路に電流が流れる。
このJ、うな状態から、入力端TI2に制御信号を供給
すれば、出力用超伝導スイッチFのジョセフソン接合索
子、」が零電圧状態から有電圧状態に転移し、このため
、出力端Toを介して、負荷1−に、電流を供給する。
かくて、超伝導情報記憶回路M1に記憶されていた情報
の「1」が読出されたことになる。
また、超伝導情報記憶回路M +〜Mnの全てに情報が
rOJで記憶されている場合は、入力用超伝導スイッチ
G、〜G n中の何れの入力用超伝導スイッチのジョセ
フソン接合索子Jも、零電圧状態から右電圧状態に転移
しないので、入力端TI2に制御信号が供給されても、
出力用川伝う9スイツチFのジョセフソン接合索子Jが
零電圧状態から有電圧状態に転移「ず、従って、負荷り
に電流が供給されない。
かくて、超伝導情報記憶回路M1〜Mnの全てに情報が
rOJで記憶されていることが読出されたことになる。
上述したところから、第1図に示す従来の超伝導記憶情
報読出回路によれば、超伝導情報記憶回路M1〜Mnに
記憶されている情報を読出づことができるが、上述した
」、うに、入力端T11に制御信号を供給して後、続出
制御用超伝導スイッチDが零電圧状態から右電圧状態に
転移し、そしてその状態から、読出制御用超伝導スイッ
チDが零電圧状態に自己復旧して後、入力端TI2に制
御信号を供給しなf−Jれば、情報を読出すことができ
ない。
このため、第1図に示す従来の超伝導記憶情報読出回路
の場合、情報の読出に時間がかかり、従って高速で情報
を読出すことができない、という欠点を有していた。
また、第1図に示す従来の超伝導記憶情報続出回路の場
合、情報の読出に、入力端T1.1及びTI2にそれぞ
れ供給するための2つの制御信号を用意する必要があり
、このため、簡易に情報を読出寸ことができない、イ【
どの欠点を有していた。
よって、本発明は、上述した欠点のない、新規な超伝導
記憶情報読出回路を提案せんとするもので、以下、本発
明の実施例を訂述するところから明らかとなるであろう
第2図は本発明による超伝導記憶情報読出回路の第1の
実施例を示す。
第2図において、第1図との対応部分に同一符号をイ」
シて詳細説明を省略する。
第2図に承り”本発明による超伝導記憶情報読出回路の
第1の実施例は、次に述べる構成を有づる。
すなわち、第1図の場合と同様に複数の入力用超伝導ス
イッチG1〜Gnを有する。
また、ジョはフソン接合素子J(図示せず)と、制御線
Cとを有する続出制御用超伝導スイッチΔを有りる。
この読出制御用超伝導スイッチAは、第1図8− の場合の読出制御用超伝導スイッチDに対応し、−例と
して、その読出制御用超伝導スイッチDと同様の構成を
有す−る。
さらに、ジョセフソン接合索子J(図示せず)と、制御
線Cどを有する出力用超伝導スイッチBを有する。
この出力用超伝導スイッチBは、第1図の場合の出力用
超伝導スイッチ[に対応し、−例として、その出力用超
伝導スイッチFにおいてその制御線C1及びC2中の何
れか1つが省略されている構成を有する。
しかして、入力用超伝導スイッチG+ 、G+・・・・
・・・・・G r+の制御線Cが、第1図の場合ど同様
に、超伝導情報記憶回路M+ 、M+ ・・・・・・・
・・Mnにそれぞれ結合されている。
この場合、超伝導情報記憶回路Ml(i=1.2・・・
・・・・・・n)は、第1図で上述したと同様に、制御
線S1によって制御されることにJ:って、その超伝導
情報記憶回路M1に情報が「1」で記憶されている場合
、入力用超伝導スイッチG:に出力を2値表示で「1」
で供給し、rOJで記憶されている場合、入力用超伝導
スイッチG1に出力を2値表示で10」で供給する。
また、入力用超伝導スイッチG1〜Gnのジョセフソン
接合素子Jが、第1図の場合と同様に、直列に接続され
、第1の直列回路が形成されている。
そして、第1の直列回路が、4−達した読出制御用超伝
導スイッチAに、抵抗R1を介して並列に接続されて並
列回路が形成され、その並列回路が、第1の電源路B1
に介挿されている。
また、出力用超伝導スイッチBが、第2の電源路B2に
介挿され、一方、この出力用超伝導スイッチBの制御線
Cが、抵抗R2を介し、次で上述した抵抗R1を介して
、上述した並列回路の一端に接続されている。
しかして、続出制御用超伝導スイッチAの制御線から入
力端TIが導出され、また出力用超伝導スイッチBの一
端から、抵抗R3を介して負荷りに到る出力端Toが導
1jされている。
以上が、本発明に」;る超伏)9記憶情報読出回路の第
1の実施例の構成である。
このような構成によれば、次に述べる動作が1qられる
すなわち、電源路B1及びB2に電流を供給している状
態で、入力端TIに制御信号を供給すれば、読出制御用
超伝導スイッチ△が零電圧状態から有電圧状態に転移し
、いままで読出制御用超伝導スイッチAに流れていた電
流が、抵抗R1を介して、入力用超伝導スイッチG1〜
Gnの直列回路に流れ、このため、超伝導情報記憶回路
M1に情報が11」で記憶されている場合、入力用超伝
導スイッチG、のジ1[ごフソン接合素子、Jが零電圧
状態から有電圧状態に転移する。
従って、いままで、入力用超伝導スイッチ01〜G、の
直列回路に流れていた電流が、抵抗R2を介して、出力
用超伝導スイッチBの制御線Cに流れ、このため、出力
用超伝導スイッチ−I I − Bが零電圧状態から有電圧状態に転移する。
このにうにして、出力用超伝導スイッチBが零電圧状態
から有電圧状態に転移すれば、いままで出力用超伝導ス
イッチBに流れていた電流が、出力端Toを通し、次に
抵抗R3を介して負荷1−に流れる。
かくて、超伝導情報記憶回路Mlに記憶されていた情報
の「1」が読出されたことになる。
また、M1〜Mnの全てに情報が「0」で記憶されてい
る場合は、入力用超伝導スイッチG、〜Gn中の何れに
入力用超伝導スイッチのジョセフソン接合素子Jも、零
電圧状態から有電圧状態に転移しないので、入力端TI
に制御信号が供給されても、入力用超伝導スイッチ01
〜Goの直列回路に電流が流れた状態が保持されている
ので、出力用超伝導スイッチBの制御線Cに電流が供給
されず、J:つて、負荷1−に電流が供給されない。
かくて、超伝導情報記憶回路M1〜M )1の全てに情
報が「0」で記憶されていることが読出−12− されたことになる。
上述したところから、第2図に示す従来の超伝導記憶情
報続出回路に」、れば、第1図に示づ従来の超伝導記憶
情報読出回路の場合と同様に、超伝導情報記憶回路M1
〜M0に記憶されている情報を読出ずことができる。
しかしながら、第2図に示す本発明による超伝導記憶情
報読出回路の場合、入力端TIに制御信号を供給するだ
(Jで、情報を読出すことができ、しかも、その読出し
は、読出制御用超伝導スイッチAが有電圧状態から零電
圧状態に復帰しているか否かに関せず、直ちに行われる
このため、第2図に示す本発明にJでる超伝導記憶情報
読出回路によれば、情報を、第1図に示す従来の超伝導
記憶情報読出回路に比し格段的に高速で読出すことがで
きる、という大なる特徴を有する。
また、第2図に示づ本発明による超伝導記憶情報読出回
路の場合、情報の読出しに、1つの入力端TIに供給す
る1つの制御信号を用意するだ()てJ、いので、簡易
に情報を読出づことができる、という特徴を右する。
次に、第3図を伴4Tつて、本発明による超伝導記憶情
報続出回路の第2の実施例を述べにう。
第3図において、第2図どの対応部分には同一符号を(
=i して詳細説明を省略する。
第3図に示J本発明にJ、る川伝)9記憶情報読出回路
の第2の実施例は、第2図に示す構成において、その抵
抗R1が単なる線路に代えられ、しかしながら、他の抵
抗[で4が、入力用超伝導スイッチ01〜G nのジョ
レフソン接合素子、jの直列回路と直列に、出力用超伝
導スイッチBの制御線Cが接続される側とは反対側に介
挿Ct−れていることを除いて、第2図の場合と同様の
構成を右J−61゜ 以1−が、本発明による超伝導記憶情報読出回路の第2
の実施例の構成であるが、このようイ1構成にJ、れぽ
、それが十)ホした事項を除いて、第2図の場合と同様
であるので、第2図の場合と同様の動作が1!7られる
ただし、この場合、抵抗R4が上述1ノだように接続さ
れているので、読出制御用超伝導スイッチAが零電圧状
態から右電圧状態に転移したどき、続出制御用超伝導ス
イッチAに流れていた電流が、入力用超伝導スイッチG
1・〜・Grlの直列回路の外、出力用超伝導スイッチ
Bの制御線にも分流して流れ、その状態から、人力用超
伝導スイッチG1が零電圧状態から有電圧状態に転移し
て、その入力用超伝導スイッチG1に流れていた電流が
、出力用超伝導スイッチBの制御線Cに流れるので、出
力用超伝導スイッチBを安定に零電圧状態から右電圧状
態に転移させることができる、という特徴を右Jる。
次に、第4図を伴なって、本発明による超伝導記憶情報
読出回路の第3の実施例を述べJ:う。
第4図において、第1図との対応部分には同一符号を付
して詳細説明を省略覆る。
第4図に示J本発明による超伝導記憶情報続出回路の第
3の実施例は、第2図の構成において、その読出制御用
超伝導スイッチAが、制御−15− 線Cの外、他の制御線C′を右し、また入力用超伝導ス
イッチG1〜G nのジョレフソン接合素子、jの直列
回路/)N、読出制御用超伝導スイッチ△と並列に接続
されているに代え、他の電源路B3に介挿され、これに
応じて、入力用超伝導スイッチ01〜Gnのジョレフソ
ン接合素子Jの直列回路の一端が、抵抗R2を介して、
読出制御用超伝導スイッチへの制御線C2に接続されて
いることを除いて、第2図の場合と同様の構成を右づる
この場合、読出制御用超伏う9スイツヂへは、−例とし
て第1図で上)ホした出力用超伝導スイッチEど同様の
構成を有する1゜ 双子が、本発明による超伝導記憶情報読出回路の第3の
実施例の構成であるが、イれが、上述した事項を除いて
、第2図の場合と同様であるので、詳細説明は省略り−
るが、第2図の場合と同様に情報の読出しを行うことが
できる。
ただし、この場合、超伝導情報記憶回路M。
に情報が11」で記憶されている場合、入力用−1t)
− 超伝導スイッチG1が零電圧状態から右電圧状態になる
ことにJζつて、読出制御用超伝導スイッチAの制御線
C′に電流が供給されている状態で、入力端TIに制御
されることにJ、って、読出制御用超伝導スイッチ八が
零電圧状態から有電圧状態に転移し、このため、出力用
超伝導スイッチBの制御線に電流が流れ、出力用超伝導
スイッチBが@電圧状態から右電圧状態に転移し、これ
にもとずき、負荷しに電流が流れ、よって情報の「1」
が読出される。
超伝導情報記憶回路M1〜Mnの全てが情報のrOJを
記憶している揚台、人力用超伝導スイッチG1〜Gn中
の何れの入力用超伝導スイッチのジョ1Zフソン接合素
子Jも零電圧状態から右電圧状態に転移しないので、読
出制御用超伝導スイッチへの制御線C′に電流が流れず
、従って続出制御用超伝導スイッチAが零電圧状態から
有電圧状態に転移■ず、J:つて、出力用超伝導スイッ
チBが零電圧状態から右電圧状態に転移せず、結局負荷
1−に電流が供給されず、よって、情報の10」が読出
される。
第4図に示す本発明による超伝導記憶情報続出回路によ
っても、第2図で上述したと同様の優れた特徴を有する
ことは明らかであろう。
【図面の簡単な説明】
第1図は、従来の超伝導記憶情報続出回路を示M接続図
である。 第2図、第3図及び第4図は、それぞれ本発明による超
伝導記憶情報読出回路の第1、第2及び第3の実施例を
示す接続図である。 M、〜M、・・・・・・超伝導情報記憶回路G1〜G 
n・・・・・・入力用超伝導スイッチA・・・・・・・
・・・・・・・・・・・読出制御用超伝導スイッチ13
・・・・・・・・・・・・・・・・・・出力用超伝導ス
イッチR1〜R4・・・・・・抵抗 出願人 日本電信電話公ネ] 第1頁の続き Xl

Claims (1)

  1. 【特許請求の範囲】 1、ジョセフソン接合素子と、制御線とを有する複数の
    入力用超伝導スイッチど、 ジョセフソン接合素子と制御線とを有する読出制御用超
    伝導スイッチと、 ジョセフソン接合素子と、制御線とを有づる出力用超伝
    導スイッチとを有し、 ト記複数の入力用超伝導スイッチの制御線が、複数の超
    伝導情報記憶回路にそれぞれ結合され、 上記複数の入力用超伝導スイッチのジョセフソン接合素
    子が直列に接続されて、第1の直列回路が形成され、 上記第1の直列回路及び上記読出制御用超伝導スイッチ
    が並列に接続され−C並列回路が形成され、 上記並列回路が第1の電源路に介挿され、上記出力用超
    伝導スイッチが第2の電源路に介挿され、 上記出力用超伝導スイッチの制御線が」−記並列回路の
    一端に接続され、 上記読出制御用超伝導スイッチの制御線から入力端が導
    出され、 上記読出制御用超伝導スイッチの一端から出力端が導出
    されていることを特徴どづる超伝導記憶情報読出回路。 2、ジョセフソン接合素子と、制御線とを有する複数の
    入力用超伝導スイッチと、 ジョセフソン接合素子と、少くとも2つの第1及び第2
    の制御線とを右づる読出制御用超伝導スイッチと、 ジョセフソン接合素子ど、制御線とを右する出力用超伝
    導スイッチとを有し、 上記複数の入力用超伝導スイッチの制御線が、複数の超
    伝導情報記憶回路にそれぞれ結合され、 上記複数の入力用超伝導スイッチのジー11?フソン接
    合素子が、直列に接続されて、第1の直列回路が形成さ
    れ、 上記第1の直列回路及び上記読出制御用超伝導スイッチ
    がそれぞれ第3及びだ第1の電源路に介挿され、 上記出力用超伝導スイッチが第2の電源路に介挿され、 上記出力用超伝導スイッチの制御線が上記読出制御用超
    伝導スイッチの一端に接続され、上記読出制御用超伝導
    スイッチの第2の制御線が上記第1の直列回路の一端に
    接続され、I−記読出制御用超伝導スイッチの第1の制
    御線から入力端が導出され、 上記読出制御用超伝導スイッチの一端から出力端が導出
    されていることを特徴とする超伝導記憶情報読出回路。
JP58148582A 1983-08-13 1983-08-13 超伝導記憶情報読出回路 Granted JPS6040595A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58148582A JPS6040595A (ja) 1983-08-13 1983-08-13 超伝導記憶情報読出回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58148582A JPS6040595A (ja) 1983-08-13 1983-08-13 超伝導記憶情報読出回路

Publications (2)

Publication Number Publication Date
JPS6040595A true JPS6040595A (ja) 1985-03-02
JPH0143399B2 JPH0143399B2 (ja) 1989-09-20

Family

ID=15455963

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58148582A Granted JPS6040595A (ja) 1983-08-13 1983-08-13 超伝導記憶情報読出回路

Country Status (1)

Country Link
JP (1) JPS6040595A (ja)

Also Published As

Publication number Publication date
JPH0143399B2 (ja) 1989-09-20

Similar Documents

Publication Publication Date Title
US5233244A (en) Josephson logic gate having a plurality of input ports and a josephson logic circuit that uses such a josephson logic gate
JPS6040595A (ja) 超伝導記憶情報読出回路
KR920005465A (ko) 반도체집적회로
JPH04228102A (ja) 読取ヘッド回路
US4506172A (en) Decoder circuit utilizing josephson devices
US5315169A (en) Power-efficient sample and hold circuit using bipolar transistors of single conductivity type
JPS6040594A (ja) 超伝導記憶回路
JPH0136199B2 (ja)
JPS58219626A (ja) 冗長化出力回路
JPS6058554B2 (ja) バイポーラメモリセルを有するレジスタ素子
JPS58115934A (ja) 超伝導論理回路
JPS59183532A (ja) 超伝導論理回路
JPH0460373B2 (ja)
SU1037341A1 (ru) Устройство дл магнитной записи и воспроизведени
JPS6347162B2 (ja)
JPH0411956B2 (ja)
KR0153615B1 (ko) 등화동작이 개선된 센스앰프회로
JP2674652B2 (ja) ジョセフソン論理セルゲート
JP2783032B2 (ja) ジョセフソン逆流電流防止回路
JPH0517727B2 (ja)
JPS6360928B2 (ja)
JPS5846437A (ja) 超伝導論理回路
JPS59151308A (ja) コイルの駆動装置
JPS6076091A (ja) ジヨセフソン素子を用いたデコ−ダ回路
JPS59139198A (ja) ジヨセフソンメモリ装置