JPH0143399B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、複数の超伝導情報記憶回路に記憶さ
れている情報を読出す超伝導記憶情報読出回路に
関する。

このような超伝導記憶情報読出回路として、従
来、第１図に示す次に述べる構成を有するものが
提案されている。

すなわち、ジヨセフソン接合素子Ｊと、制御線
Ｃとを有する複数ｎ個の入力用超伝導スイツチ
G₁，G₂…G_oを有する。

また、ジヨセフソン接合素子Ｊと、制御線Ｃと
を有する読出制御用超伝導スイツチＤを有する。

さらに、ジヨセフソン接合素子Ｊと、２つの制
御線Ｃ１及びＣ２とを有する出力用超伝導スイツ
チＥとを有する。

そして、複数の入力用超伝導スイツチG₁，G₂
…G_oの制御線Ｃが、複数の超伝導情報記憶回路
M₁，M₂…M_oにそれぞれ結合されている。

この場合、超伝導情報記憶回路M_i（ｉ＝１，２
…ｎ）は、制御線S_iによつて制御されることによ
つて、出力を、入力用超伝導スイツチG_iに、超伝
導情報記憶回路M_iに情報が２値表示で「１」で
記憶されている場合、２値表示で「１」で供給
し、「０」で記憶されている場合、２値表示で
「０」で供給するように構成されている。

また、複数の入力用超伝導スイツチG₁，G₂…
G_oのジヨセフソン接合素子Ｊが直列に接続され、
第１の直列回路が形成されている。

さらに、読出制御用超伝導スイツチＤのジヨセ
フソン接合素子Ｊと、出力用超伝導スイツチＥの
制御線Ｃ２とが直列に接続されて、第２の直列回
路が形成されている。

しかして、上述した第１及び第２の直列回路が
並列に接続されて、電源路Ｂ１１に介挿されてい
る。

また、出力用超伝導スイツチＥのジヨセフソン
接合素子Ｊが電源路Ｂ１２に介挿されている。

さらに、読出制御用超伝導スイツチＤの制御線
Ｃ及び出力用超伝導スイツチＥの制御線Ｃ１か
ら、それぞれ入力端Ｔ１１及びＴ１２が導出され
ている。

また、出力用超伝導スイツチＥのジヨセフソン
接合素子Ｊの一端から、抵抗Ｒ３を介して負荷Ｌ
に到る出力端TOが導出されている。

以上が、従来提案されている超伝導記憶情報読
出回路の構成である。

このような構成によれば、詳細説明は省略する
が、次の動作が得られる。

すなわち、入力端Ｔ１１に制御信号を供給すれ
ば、読出制御用超伝導スイツチＤのジヨセフソン
接合素子Ｊが零電圧状態から有電圧状態に転移
し、入力用超伝導スイツチG₁〜G_oに電流が流れ
る。

このため、超伝導情報記憶回路M_iに情報が
「１」で記憶されている場合、その超伝導情報記
憶回路M_iが制御線S_iによつて制御されるとき、そ
の超伝導情報記憶回路M_iに記憶されている情報
の「１」が入力用超伝導スイツチG_iに供給される
ので、入力用超伝導スイツチG_iのジヨセフソン接
合素子Ｊが零電圧状態から有電圧状態に転移す
る。

このように、入力用超伝導スイツチG_iのジヨセ
フソン接合素子Ｊは電圧状態から有電圧状態に転
移するが、その転移の前に、読出制御用超伝導ス
イツチＤのジヨセフソン接合素子Ｊは、有電圧状
態から零電圧状態に復帰している。

このため、読出制御用超伝導スイツチＤのジヨ
セフソン接合素子Ｊと出力用超伝導スイツチＥの
制御線Ｃ２との直列回路に電流が流れる。

従つて、このような状態から、入力端Ｔ１２に
制御信号を供給すれば、出力用超伝導スイツチＥ
のジヨセフソン接合素子Ｊが零電圧状態から有電
圧状態に転移する。

このため、負荷Ｌに、出力端TO及び抵抗Ｒ３
を介して、電流を供給する。

よつて、超伝導情報記憶回路M_iに記憶されて
いた情報の「１」が読出されたことになる。

また、超伝導情報記憶回路M_iに情報が「０」
で記憶されている場合、その超伝導情報記憶回路
M_iが制御線S_iによつて制御されるとき、その超伝
導情報記憶回路M_iに記憶されている情報の「０」
が入力用超伝導スイツチG_iに供給されるので、入
力用超伝導スイツチG_iの入力用超伝導スイツチの
ジヨセフソン接合素子Ｊが、零電圧状態から有電
圧状態に転移しない。

このため、入力端Ｔ１２に制御信号が供給され
ても、出力用超伝導スイツチＥのジヨセフソン接
合素子Ｊは、零電圧状態から有電圧状態に転移し
ない。

従つて、負荷Ｌに電流が供給されない。

よつて、超伝導情報記憶回路M_iに情報が「０」
で記憶されていることが読出されたことになる。

上述したところから、第１図に示す従来の超伝
導記憶情報読出回路によれば、超伝導情報記憶回
路M₁〜M_oに記憶されている情報を読出すことが
できる。

しかしながら、上述したように、入力端Ｔ１１
に制御信号を供給して後、読出制御用超伝導スイ
ツチＤが零電圧状態から有電圧状態に転移し、そ
して、その状態から、読出制御用超伝導スイツチ
Ｄが零電圧状態に自己復旧して後、入力端Ｔ１２
に制御信号を供給しなければ、情報を読出すこと
ができない。

このため、第１図に示す従来の超伝導記憶情報
読出回路の場合、情報の読出に時間がかかり、従
つて、情報を高速で読出すことができない、とい
う欠点を有していた。

また、第１図に示す従来の超伝導記憶情報読出
回路の場合、情報の読出に、入力端Ｔ１１及びＴ
１２にそれぞれ供給するための２つの制御信号を
用意する必要があり、このため、情報を簡易に読
出すことができない、などの欠点を有していた。

よつて、本発明は、上述した欠点のない、新規
な超伝導記憶情報読出回路を提案せんとするもの
で、以下、本発明の実施例を詳述するところから
明らかとなるであろう。

第２図は、本発明による超伝導記憶情報読出回
路の第１の実施例を示す。

第２図において、第１図との対応部分に同一符
号を付して詳細説明を省略する。

第２図に示す本発明による超伝導記憶情報読出
回路の第１の実施例は、次に述べる構成を有す
る。

すなわち、第１図の場合と同様に、複数の入力
用超伝導スイツチG₁〜G_oを有する。

また、ジヨセフソン接合素子Ｊ（図示せず）と、
制御線Ｃとを有する読出制御用超伝導スイツチＡ
を有する。

この読出制御用超伝導スイツチＡは、第１図の
場合の読出制御用超伝導スイツチＤに対応し、一
例として、その読出制御用超伝導スイツチＤと同
様の構成を有する。

さらに、ジヨセフソン接合素子Ｊ（図示せず）
と、制御線Ｃとを有する出力用超伝導スイツチＢ
を有する。

この出力用超伝導スイツチＢは、第１図の場合
の出力用超伝導スイツチＥに対応し、一例とし
て、その出力用超伝導スイツチＥにおいてその制
御線Ｃ１及びＣ２中の何れか１つが省略されてい
る構成を有する。

そして、入力用超伝導スイツチG₁、G₂…G_oの
制御線Ｃが、第１図の場合と同様に、超伝導情報
記憶回路M₁、M₂…M_oにそれぞれ結合されてい
る。

この場合、超伝導情報記憶回路M_i（ｉ＝１、２
…ｎ）は、第１図で上述したと同様に、制御線S_i
によつて制御されることによつて、出力を、入力
用超伝導スイツチG_iに、超伝導情報記憶回路M_i
に情報が「１」で記憶されている場合、２値表示
で「１」で供給し、「０」で記憶されている場合、
２値表示で「０」で供給する。

また、入力用超伝導スイツチG₁〜G_oのジヨセ
フソン接合素子Ｊが、第１図の場合と同様に、直
列に接続されて、第１の直列回路が形成されてい
る。

そして、第１の直列回路が、上述した読出制御
用超伝導スイツチＡに、抵抗Ｒ１を介して並列に
接続されて、並列回路が形成され、その並列回路
が、第１の電源路Ｂ１に介挿されている。

また、出力用超伝導スイツチＢが、第２の電源
路Ｂ２に介挿され、一方、この出力用超伝導スイ
ツチＢの制御線Ｃが、抵抗Ｒ２を介し、次で上述
した抵抗Ｒ１を介して、上述した並列回路の一端
に接続されている。

さらに、読出制御用超伝導スイツチＡの制御線
から入力端TIが導出され、また、出力用超伝導
スイツチＢの一端から、抵抗Ｒ３を介して、負荷
Ｌに到る出力端TOが導出されている。

以上が、本発明による超伝導記憶情報読出回路
の第１の実施例の構成である。

このような構成を有する本発明による超伝導記
憶情報読出回路によれば、次に述べる動作が得ら
れる。

すなわち、電源路Ｂ１及びＢ２に電流を供給し
ている状態で、入力端TIに制御信号を供給すれ
ば、読出制御用超伝導スイツチＡが零電圧状態か
ら有電圧状態に転移し、いままで読出制御用超伝
導スイツチＡに流れていた電流が、抵抗Ｒ１を介
して、入力用超伝導スイツチG₁〜G_oのジヨセフ
ソン接合素子Ｊの直列回路に流れる。

このため、超伝導情報記憶回路M_iに情報が
「１」で記憶されている場合、その超伝導情報記
憶回路M_iが制御線S_iによつて制御されるとき、そ
の超伝導情報記憶回路M_iに記憶されている情報
の「１」が入力用超伝導スイツチG_iに供給される
ので、入力用超伝導スイツチG_iのジヨセフソン接
合素子Ｊが零電圧状態から有電圧状態に転移す
る。

従つて、いままで入力用超伝導スイツチG₁〜
G_oの直列回路に流れていた電流が、抵抗Ｒ２を
介して、出力用超伝導スイツチＢの制御線Ｃに流
れる。

このため、出力用超伝導スイツチＢが零電圧状
態から有電圧状態に転移する。

このようにして、出力用超伝導スイツチＢが零
電圧状態から有電圧状態に転移すれば、いままで
出力用超伝導スイツチＢに流れていた電流が、出
力端TOを通り、次で抵抗３を介して、負荷Ｌに
流れる。

よつて、超伝導情報記憶回路M_iに記憶されて
いた情報の「１」が読出されたことになる。

また、超伝導情報記憶回路M_iに情報が「０」
で記憶されている場合は、入力用超伝導スイツチ
G_iのジヨセフソン接合素子Ｊが、零電圧状態から
有電圧状態に転移しない。

このため、入力端TIに制御信号が供給されて
も、入力用超伝導スイツチG₁〜G_oの直列回路に
電流が流れた状態が保持されているので、出力用
超伝導スイツチＢの制御線Ｃに電流が供給され
ず、従つて、負荷Ｌに電流が供給されない。

よつて、超伝導情報記憶回路M_iに情報が「０」
で記憶されていることが読出されたことになる。

上述したところから、第２図に示す本発明によ
る超伝導記憶情報読出回路によれば、第１図に示
す従来の超伝導記憶情報読出回路の場合と同様
に、超伝導情報記憶回路M₁〜M_oに記憶されてい
る情報を読出すことができる。

しかしながら、第２図に示す本発明による超伝
導情報記憶回路の場合、入力端TIに制御信号を
供給するだけで、情報を読出すことができ、しか
も、その読出しは、読出制御用超伝導スイツチＡ
が有電圧状態から零電圧状態に復帰しているか否
かに関せず、直ちに行われる。

このため、第２図に示す本発明による超伝導記
憶情報読出回路によれば、情報を、第１図に示す
従来の超伝導記憶情報読出回路に比し格段的に高
速に読出すことができる。

また、第２図に示す本発明による超伝導記憶情
報読出回路の場合、情報の読出しに、１つの入力
端TIに供給する１つの制御信号を用意するだけ
でよいので、情報を、第１図に示す従来の超伝導
記憶情報読出回路に比し簡易に、読出すことがで
きる。

次に、第３図を伴なつて、本発明による超伝導
記憶情報読出回路の第２の実施例を述べよう。

第３図において、第２図との対応部分には同一
符号を付し、詳細説明を省略する。

第３図に示す本発明による超伝導記憶情報読出
回路の第２の実施例は、第２図に示す本発明によ
る超伝導記憶情報読出回路において、その抵抗Ｒ
１が単なる線路に代えられ、しかしながら、他の
抵抗Ｒ４が、入力用超伝導スイツチG₁〜G_oのジ
ヨセフソン接合素子Ｊの直列回路と直列に、出力
用超伝導スイツチＢの制御線Ｃが接続される側と
は反対側に介挿されていることを除いて、第２図
に示す本発明による超伝導記憶情報読出回路の場
合と同様の構成を有する。

以上が、本発明による超伝導記憶情報読出回路
の第２の実施例の構成である。

このような構成を有する本発明による超伝導記
憶情報読出回路によれば、上述した事項を除い
て、第２図に示す本発明による超伝導記憶情報読
出回路と同様であるので、第２図で示す本発明に
よる超伝導記憶情報読出回路の場合で上述したの
と同様の作用効果が得られる。

ただし、この場合、抵抗Ｒ４が、上述したよう
に、入力用超伝導スイツチG₁〜G_oのジヨセフソ
ン接合素子のＪの遅延回路と直列に介挿されてい
るので、読出制御用超伝導スイツチＡが零電圧状
態から有電圧状態に転移したとき、読出制御用超
伝導スイツチＡに流れていた電流が、入力用超伝
導スイツチG₁〜G_oのジヨセフソン接合素子Ｊの
直列回路の外、出力用超伝導スイツチＢの制御線
Ｃにも抵抗Ｒ２を介して分流して流れ、そして、
その状態から、入力用超伝導スイツチG_iが零電圧
状態から有電圧状態に転移して、その入力用超伝
導スイツチG_iに流れていた電流が、出力用超伝導
スイツチＢの制御線Ｃに流れる。

このため、出力用超伝導スイツチＢを、安定
に、零電圧状態から有電圧状態に転移させること
ができる。

次に、第４図に伴なつて、本発明による超伝導
記憶情報読出回路の第３の実施例を述べよう。

第４図において、第１図との対応部分には同一
符号を付し、詳細説明を省略する。

第４図に示す本発明による超伝導記憶情報読出
回路の第３の実施例は、第２図に示す本発明によ
る超伝導記憶情報読出回路において、その読出制
御用超伝導スイツチＡが、制御線Ｃの外、他の制
御線C′を有し、また、入力用超伝導スイツチG₁
〜G_oのジヨセフソン接合素子Ｊの直列回路が、
読出制御用超伝導スイツチＡと並列に接続されて
いるに代え、他の電源路Ｂ３に介挿され、これに
応じて、入力用超伝導スイツチG₁〜G_oのジヨセ
フソン接合素子Ｊの直列回路の一端が、抵抗Ｒ２
を介して、読出制御用超伝導スイツチＡの制御線
C′に接続されていることを除いて、第２図に示す
本発明による超伝導記憶情報読出回路の場合と同
様の構成を有する。

なお、読出制御用超伝導スイツチＡは、一例と
して、第１図に示す従来の超伝導記憶情報読出回
路における上述した出力用超伝導スイツチＥと同
様の構成を有する。

以上が、本発明による超伝導記憶情報読出回路
の第３の実施例の構成である。

このような構成を有する本発明による超伝導記
憶情報読出回路によれば、上述した事項を除い
て、第２図に示す本発明による超伝導記憶情報読
出回路の場合と同様の構成を有するので、詳細説
明は省略するが、第２図に示す本発明による超伝
導記憶情報読出回路で上述したのと同様の作用効
果が得られる。

ただし、この場合、超伝導情報記憶回路M_iに
情報が「１」で記憶されている場合、入力用超伝
導スイツチG_iが零電圧状態から有電圧状態になる
ことによつて、読出制御用超伝導スイツチＡの制
御線C′が電流が供給されている状態になつてか
ら、入力端TIに制御信号が供給されれば、読出
制御用超伝導スイツチＡが零電圧状態から有電圧
状態に転移する。

このため、出力用超伝導スイツチＢの制御線Ｃ
に電流が流れ、よつて、出力用超伝導スイツチＢ
が零電圧状態から有電圧状態に転移し、これにも
とずき、負荷Ｌに電流が流れ、よつて、情報の
「１」が読出される。

また、超伝導情報記憶回路M_iが情報の「０」
を記憶している場合は、入力用超伝導スイツチG_i
の入力用超伝導スイツチのジヨセフソン接合素子
Ｊが、零電圧状態から有電圧状態に転移しないの
で、読出制御用超伝導スイツチＡの制御線C′に電
流が流れない。

このため、読出制御用超伝導スイツチＡが零電
圧状態から有電圧状態に転移せず、よつて、出力
用超伝導スイツチＢが零電圧状態から有電圧状態
に転移せず、従つて、負荷Ｌに電流が供給され
ず、よつて、情報の「０」が読出される。

【図面の簡単な説明】

第１図は、従来の超伝導記憶情報読出回路を示
す接続図である。第２図、第３図及び第４図は、
それぞれ本発明による超伝導記憶情報読出回路の
第１、第２及び第３の実施例を示す接続図であ
る。 Ｍ１〜M_o…超伝導情報記憶回路、G₁〜G_o…入
力用超伝導スイツチ、Ｊ…ジヨセフソン接合素
子、Ａ，Ｄ…読出制御用超伝導スイツチ、Ｃ，
C′…制御線、Ｂ，Ｅ…出力用超伝導スイツチ、Ｒ
１〜Ｒ４…抵抗、S₁〜S_o…制御線、Ｔ１１，Ｔ１
２…入力端、TO…出力端。

Claims (1)

1. 【特許請求の範囲】 １ ジヨセフソン接合素子と、制御線とを有する
   複数の入力用超伝導スイツチと、 ジヨセフソン接合素子と、制御線とを有する読
   出制御用超伝導スイツチと、 ジヨセフソン接合素子と、制御線とを有する出
   力用超伝導スイツチとを有し、 上記複数の入力用超伝導スイツチの制御線が、
   複数の超伝導情報記憶回路にそれぞれ結合され、 上記複数の入力用超伝導スイツチのジヨセフソ
   ン接合素子が直列に接続されて、第１の直列回路
   が形成され、 上記第１の直列回路及び上記読出制御用超伝導
   スイツチが並列に接続されて、並列回路が形成さ
   れ、 上記並列回路が第１の電源路に介挿され、 上記出力用超伝導スイツチが第２の電源路に介
   挿され、 上記出力用超伝導スイツチの制御線が上記並列
   回路の一端に接続され、 上記読出制御用超伝導スイツチの制御線から入
   力端が導出され、 上記出力用超伝導スイツチの一端から出力端が
   導出されていることを特徴とする超伝導記憶情報
   読出回路。 ２ ジヨセフソン接合素子と、制御線とを有する
   複数の入力用超伝導スイツチと、 ジヨセフソン接合素子と、少くとも２つの第１
   及び第２の制御線とを有する読出制御用超伝導ス
   イツチと、 ジヨセフソン接合素子と、制御線とを有する出
   力用超伝導スイツチとを有し、 上記複数の入力用超伝導スイツチの制御線が、
   複数の超伝導情報記憶回路にそれぞれ結合され、 上記複数の入力用超伝導スイツチのジヨセフソ
   ン接合素子が直列に接続されて、第１の直列回路
   が形成され、 上記読出制御用超伝導スイツチ及び上記第１の
   直列回路が第１及び第３の電源路にそれぞれ介挿
   され、 上記出力用超伝導スイツチが第２の電源路に介
   挿され、 上記出力用超伝導スイツチの制御線が上記読出
   制御用超伝導スイツチの一端に接続され、 上記読出制御用超伝導スイツチの第２の制御線
   が上記第１の直列回路の一端に接続され、 上記読出制御用超伝導スイツチの第１の制御線
   から入力端が導出され、 上記出力用超伝導スイツチの一端から出力端が
   導出されていることを特徴とする超伝導記憶情報
   読出回路。