JPH0517727B2 - - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はジヨセフソン素子を用いたドライバ回
路、より詳しくは記憶回路に用いる極性切換型ジ
ヨセフソンドライバ回路に関する。

（従来の技術） ジヨセフソン記憶回路においてはジヨセフソン
素子を含む超伝導ループに蓄えられた１個ないし
は数個の磁束量子を記憶媒体とする。記憶された
情報は超伝導ループを流れる超伝導電流により保
持され、情報保持のためのエネルギを必要としな
いという利点を持つ。２値信号“１”，“０”は超
伝導電流の有無、あるいは超伝導電流の方向によ
り選択される。超伝導電流の方向により２値信号
“１”，“０”を選択する記憶セルにおいては、記
憶セルを駆動する電流の方向を制御しなければな
らない。そのような場合、動作マージンの広い極
性切換型ドライバ回路が必要となる。

ジヨセフソン素子を用いた極性切換回路はいく
つか提案されているが、その第１の従来例を第２
図に示す。この回路についてはアイ・ビー・エ
ム・テクニカル・デイスクロージヤー・ブリテイ
ン18巻12号1976年（IBM Technical Disclosure
Bulletin Vol.18、No.12、May1976）に詳しく述
べられている。

第２図において３１，３２，３３，３４は各々
等価な第１、第２、第３、第４のジヨセフソンゲ
ート回路であり、３８は被駆動回路、３７は電流
供給線、３５は第１及び第４のジヨセフソンゲー
ト回路に入力信号を加える第１の入力線、３６は
第２及び第３のジヨセフソンゲート回路に入力信
号を加える第２の入力線、３９はリセツトゲート
回路、４０は該リセツトゲート回路の信号線であ
る。

該第１の従来例の動作は以下の通りである。電
流供給線３７に例えば直流電流を供給した状態に
おいて、第１の入力線３５に入力信号を印加する
事により第１及び第４のジヨセフソンゲート回路
３１，３４が電圧状態にスイツチ直流電流は第２
のジヨセフソンゲート回路３２、被駆動回路３
８、リセツトゲート回路３９、第３のジヨセフソ
ンゲート回路３３よりなる電流路を通つて流れ
る。この電流路は第１及び第４のジヨセフソンゲ
ート回路３１，３４の超伝導性負荷となるため、
該第１及び第４のジヨセフソンゲート回路３１，
３４は電圧状態にスイツチした後、自動的に超伝
導状態に復帰する。ただし磁束保存則により被駆
動回路３８に流れる電流は保持される。さらに必
要に応じてリセツトゲート回路３９を電圧状態に
スイツチさせる事により被駆動回路３８に流れる
電流を遮断し初期状態に復帰させる事ができる。
また第２の入力線３６に入力信号を印加し、第
２、第３のジヨセフソンゲート回路３２，３３を
電圧状態にスイツチさせる事により被駆動回路３
８に前述と逆極性の電流を駆動する事ができる。
このように本回路を用いる事により電流極性切換
型の駆動回路を実現する事ができる。

また他の例として、第３図に第２の従来例を示
す。該回路については、ガイ・ラバト（Guy・
Rabbat）編、バン・ノストランド・レインホル
ド（Van・Nostrand・Reinhold）社1983年出版
「ハードウエアアンド ソフトウエア コンセプ
ツ イン ブイ・エル・エス・アイ（Hardware
and Software Concepts in VLSI）」に詳しく述
べられている。

第３図において５１，５２，５３，５４は第
１、第２、第３、第４のジヨセフソンゲート回路
であり、５５，５６，５７，５８は第１、第２、
第３、第４の入力線、６０は被駆動回路、６１は
リセツトゲート回路、６２は該リセツトゲート回
路の入力線、６３，６４は第１、第２のインダク
タンス、５９，６５は第１、第２の電流供給線で
ある。また、第３の入力線５７は第１のインダク
タンス６３と、第４の入力線５８は、第２のイン
ダクタンス６４とそれぞれ磁気的に結合している 該回路の動作は以下の通りである。第１、第２
の電流供給線５９，６５に同極性の直流電流を印
加した状態において第１、第４の入力線５５，５
８に入力信号を印加する。その結果、第１、第２
のジヨセフソンゲート回路５１，５２は電圧状態
にスイツチし、また第３、第４のジヨセフソンゲ
ート回路５３，５４及び第２のインダクタンス６
４よりなる超伝導ループには第４の入力線５８の
入力信号と結合したループ電流が流れる。ここで
このループ電流が第３のジヨセフソンゲート回路
５３に流れていたゲート電流を相殺する方向に流
れるように第４の入力線５８の入力信号の極性を
決める。第１の電流供給線５９より印加されてい
た電流は被駆動回路６０、リセツトゲート回路６
１、第３のジヨセフソンゲート回路５３よりなる
電流路を通つて流れる事となる。該電流路は第１
及び第２のジヨセフソンゲート回路５１，５２の
超伝導性負荷となるため該第１及び第２のジヨセ
フソンゲート回路５１，５２は電圧状態にスイツ
チした後、自動的に超伝導状態に復帰する。ただ
し磁束保存則により被駆動回路６０に流れる電流
は保持される。さらに必要に応じてリセツトゲー
ト回路６１を電圧状態にスイツチさせる事により
被駆動回路６０に流れる電流を遮断し、初期状態
に復帰させる事ができる。

また第２、第３の入力線５６，５７に入力信号
を印加し、第３、第４のジヨセフソンゲート回路
５３，５４を電圧状態にスイツチさせる事により
被駆動回路６０に前述と逆極性の電流を駆動する
事ができる。このように本回路により電流極性切
換型の駆動回路を実現する事ができる。

（発明が解決しようとする問題点） しかしながら、第１の従来には次のような欠点
がある。即ち初期状態においてバイアス電流_b
を印加した時、第１、第２、第３、第４のジヨセ
フソンゲート回路３１，３２，３３，３４にはそ
れぞれ_b/2の大きさの電流が流れる。ところが
第１、第４もしくは第２、第３のジヨセフソンゲ
ート回路が電圧状態にスイツチした場合、スイツ
チしていないジヨセフソンゲート回路には_bの
大きさの電流が流れる。今、該ジヨセフソンゲー
ト回路のゲート電流ｇの動作範囲をmin＜Ig
＜maxとすると次の関係が成り立つ。

min＜I_b／２＜max _b＜max 従つて２min＜_b＜maxとなり、本回路
の動作マージンは著しく小さくなる欠点を有して
いた。

また第２の従来例には次の如き欠点がある。即
ち、例えば第１の入力線５５に印加される入力信
号よりも遅れて第４の入力線５８に入力信号が印
加された場合、第１及び第２のジヨセフソンゲー
ト回路５１，５２が電圧状態にスイツチし、第３
のジヨセフソンゲート回路５３に２倍の電流が流
れる事になる。この事は第１の従来例と同様に回
路の動作マージンを著しく小さくしてしまう。従
つて第１の入力線に印加する入力信号より第４の
入力線に印加する入力信号を先に入力する必要が
あり、これは入力信号を発生する回路を複雑にす
るとともに、動作の高速化を妨げることにもな
る。

本発明の目的は従来技術のもつ前述のような問
題点を解決し、動作マージンの広い、高速化に適
した電流極性切換型の駆動回路を提供する事にあ
る。

（問題点を解決するための手段） 本発明によれば、ゲート電流路に挿入され、か
つ入力電流路を介して入力信号を受ける、複数個
のジヨセフソンゲート回路と、複数個のインダク
タンスより構成される極性切換型ジヨセフソンド
ライバ回路において、一端を第１の電流供給線
に、他端を基準点に接続した、第１のジヨセフソ
ンゲート回路と第１のインダクタンスよりなる第
１の直列回路と、一端を第１の電流供給線に他端
を被駆動回路とリセツトジヨセフソンゲート回路
を含む被駆動線路の一端に接続した、第２のジヨ
セフソンゲート回路と第２のインダクタンスより
なる第２の直列回路と、前記被駆動線路と、該第
２の直列回路との接続点と基準点との間に挿入さ
れた第３のジヨセフソンゲート回路と、一端を第
２の電流供給線に、他端を基準点に接続した第４
のジヨセフソンゲート回路と第３のインダクタン
スよりなる第３の直列回路と、一端を第２の電流
供給線に他端を前記被駆動線路の他方の一端に接
続した、第５のジヨセフソンゲート回路と第４の
インダクタンスよりなる第４の直列回路と、上記
被駆動線路と第４の直列回路との接続点と基準点
との間に挿入された第６のジヨセフソンゲート回
路とにより構成され、第１、第３のジヨセフソン
ゲート回路に入力信号を印加することで被駆動線
路にバイアス電流を流し、第４、第６のジヨセフ
ソンゲート回路に入力信号を印加することで該被
駆動線路に逆極性のバイアス電流を流すことに加
え、第１、第３のインダクタンスの値をそれぞれ
第２、第４のインダクタンスの値よりも小さく設
定することを特徴とする極性切換型ジヨセフソン
ドライバ回路が得られる。

（作用） 本発明の駆動回路においては、被駆動線路の両
端に被駆動回路を駆動するジヨセフソンゲート回
路を配置している。従つて該両面の２つのジヨセ
フソンゲート回路に常時ゲート電流が流れている
とすると、いずれか一方のジヨセフソンゲート回
路がスイツチした時に、被駆動回路ばかりでな
く、他方のジヨセフソンゲート回路へも電流が流
れこむため、他方のジヨセフソンゲート回路をス
イツチしてしまう可能性がある。以上の事を防ぐ
ため本発明においては前記両端の２つのジヨセフ
ソンゲート回路のそれぞれの前段にあらたなジヨ
セフソンゲート回路を設け、被駆動回路を駆動す
るジヨセフソンゲート回路には入力信号の印加時
にしかゲート電流が流れてないように設計する。
これにより、前述したような誤動作の可能性がな
くなり、回路の動作マージンの拡大が可能性とな
る。

（実施例） 第１図は本発明の実施例を説明するための図で
ある。本発明の回路は第１〜第６のジヨセフソン
ゲート回路１〜６、リセツトジヨセフソンゲート
回路７、第１〜第６のジヨセフソンゲート回路の
入力線８〜１３、第１〜第４のインダクタンス１
４〜１７、被駆動回路１８、リセツトジヨセフソ
ンゲート回路の入力線１９、第１、第２の電流供
給線２０〜２１から構成される。本実施例におい
ては第１〜第６のジヨセフソンゲート回路１〜
６、及びリセツトジヨセフソンゲート回路７は１
個もしくは複数個の２接合あるいは３接合
SQUIDゲート回路を用いて実現する。

本実施例の動作は以下の通りである。本回路に
おいて、第１、第３のインダクタンス１４，１６
をそれぞれ第２、第４のインダクタンス１５，１
７より充分小さく選んでおけば、第１、第２の電
流供給線２０，２１を通して印加される第１、第
２の直流バイアス電流の大部分は、第１、第４の
ジヨセフソンゲート回路１，４に印加される。こ
の状態において例えば第１、第３の入力線８，１
０から第１、第３のジヨセフソンゲート回路１，
３に入力信号を印加すると、該第１、第３のジヨ
セフソンゲート回路１，３がつづけざまに電圧状
態にスイツチし、第１のバイアス電流は被駆動回
路１８、リセツトジヨセフソンゲート回路７、第
６のジヨセフソンゲート回路６よりなる電流路を
通つて流れる。この時第６のジヨセフソンゲート
回路６には第２のバイアス電流はほとんど流れて
おらず、第１のバイアス電流により第６のジヨセ
フソンゲート回路６がスイツチする事はない。ま
たこの電流路は第１、第３のジヨセフソンゲート
回路１，３の超伝導性負荷となるため第１、第３
のジヨセフソンゲート回路１，３は自動的に超伝
導状態に復帰する。ただし、磁束保存則により被
駆動回路に流れる電流は保持される。さらに、必
要に応じて、第２のジヨセフソンゲート回路２、
リセツトジヨセフソンゲート回路７をスイツチさ
せれば、初期状態に復帰させる事ができる。

次に第４、第６の入力線に入力信号を印加した
場合には、前述の動作の説明において第１を第４
に、第２を第５に第３を第６に置き換えるだけで
同様の動作を説明する事ができる。ただし、被駆
動回路１８に流れる電流は方向が逆になり、両極
性の駆動回路を実現している。

本実施例においては、被駆動回路１８に直接電
流を駆動する第３及び第６のジヨセフソンゲート
回路３，６に流れるバイアス電流はそれぞれの入
力線に入力信号が印加した時にのみ流れる事にな
る。従つて第３及び第６のジヨセフソンゲート回
路３，６の一方がスイツチし、他方のジヨセフソ
ンゲート回路に駆動電流が流れ込んだ場合にも他
方のジヨセフソンゲート回路のバイアス電流は流
れていないため、駆動電流とたし合わされて該ゲ
ート回路がスイツチする事はない。この事は本駆
動回路の動作マージンが、該回路に含まれるジヨ
セフソンゲート回路とほとんど等しくなる事を意
味している。このように本実施例では単一ジヨセ
フソンゲート回路とほぼ等しい広い動作マージン
をもつ極性切換型ドライバ回路を実現する事がで
きる。

なお、本実施では直流バイアス電流の場合を示
したが交流バイアス電流の場合にも、１クロツク
の最後にリセツト信号を入力する事で同様の動作
が可能となる。

（発明の効果） 本発明のドライバ回路においては両極性の駆動
電流を得るため被駆動回路の両端にドライバゲー
ト回路が配置されている。それぞれのゲート回路
のバイアス電流はそれぞれの入力信号が印加され
た時に、印加される構成となつているため、自ら
のバイアス電流と、駆動電流とが重なつて印加さ
れる事はない。そのためそれぞれのジヨセフソン
ゲート回路のもつ動作マージンをそのまま生かす
事ができ、広い動作マージンを得る事ができる。

【図面の簡単な説明】

第１図は本発明の実施例を示す回路図であり、
第２図、第３図は第１、第２の従来例を示す回路
図である。 図において、１，２，３，４，５，６，３１，
３２，３３，３４，５１，５２，５３，５４…ジ
ヨセフソンゲート回路、７，３９，６１…リセツ
トゲート回路、８，９，１０，１１，１２，１
３，３５，３６，５５，５６，５７，５８…入力
線、１４，１５，１６，１７，６３，６４…イン
ダクタンス、１８，３８，６０…被駆動回路、１
９，４０，６２…リセツト信号入力線、２０，２
１，３７，５９，６５…電流供給線。

Claims (1)

【特許請求の範囲】
1. １ ゲート電流路に挿入されかつ入力電流路を介
   して入力信号を受ける複数個のジヨセルソンゲー
   ト回路と、複数個のインダクタンスとにより構成
   される極性切換型ジヨセフソンドライバ回路にお
   いて、一端を第１の電流供給線に他端を基準点に
   接続した第１のジヨセフソンゲート回路と、第１
   のインダクタンスとよりなる第１の直列回路と、
   一端を第１の電流供給線に他端を被駆動回路とリ
   セツトジヨセフソンゲート回路を含む被駆動線路
   の一端に接続した第２のジヨセフソンゲート回路
   と、第２のインダクタンスとよりなる第２の直列
   回路と、前記被駆動線路と、該第２の直列回路と
   の接続点と基準点との間に挿入された第３のジヨ
   セフソンゲート回路と、一端を第２の電流供給線
   に他端を基準点に接続した第４のジヨセフソンゲ
   ート回路と、第３のインダクタンスとよりなる第
   ３の直列回路と、一端を第２の電流供給線に他端
   を前記被駆動線路の他方の一端に接続した第５の
   ジヨセフソンゲート回路と、第４のインダクタン
   スとよりなる第４の直列回路と、上記被駆動線路
   と第４の直列回路との接続点と基準点との間に挿
   入された第６のジヨセフソンゲート回路とにより
   構成され、第１、第３のジヨセフソンゲート回路
   に入力信号を印加することで被駆動線路にバイア
   ス電流を流し、第４、第６のジヨセフソンゲート
   回路に入力信号を印加することで該被駆動線路に
   逆極性のバイアス電流を流すことに加え、第１、
   第３のインダクタンスの値をそれぞれ第２、第４
   のインダクタンスの値よりも小さく設定すること
   を特徴とする極性切換型ジヨセフソンドライバ回
   路。