JPS6041232A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6041232A JPS6041232A JP58149825A JP14982583A JPS6041232A JP S6041232 A JPS6041232 A JP S6041232A JP 58149825 A JP58149825 A JP 58149825A JP 14982583 A JP14982583 A JP 14982583A JP S6041232 A JPS6041232 A JP S6041232A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- film
- inp
- inp substrate
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
Landscapes
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
＋１．） 発明の技術分野
本発明は半導体装置の製造方法に係り、特に、インジウ
ム・リン（ＩｎＰ）基板にＶ字型のエツチング溝を形成
する方法に関する。
ム・リン（ＩｎＰ）基板にＶ字型のエツチング溝を形成
する方法に関する。
（２）従来技術と問題点
従来、特にＩｎＰ系埋め込み型半導体発光素子の製造方
法として、ＩｎＰ基板にＶ字型の溝を形成し、該溝内に
ダブルへテロ接合構造の半導体層を埋め込む製造方法が
知られている。
法として、ＩｎＰ基板にＶ字型の溝を形成し、該溝内に
ダブルへテロ接合構造の半導体層を埋め込む製造方法が
知られている。
この場合の従来のＶ字型の溝の形成は、（１００）面の
ＩｎＰ基板表面を有機溶剤で洗浄した後、該ＩｎＰ基板
上にスパッタ法又は化学気相成長（ＣＶＤ）法により二
酸化シリコン（Ｓ ｉ Ｏλ）膜を形成し、該ＳｉＯλ
膜に、前記１ｎＰ基板の〈０１１〉方向を長手方向とす
るストライプ状の開口を形成し、該５ｉ０２膜をマスク
として塩酸（ＨＣｌ）系の溶液に浸漬して（１１１）
Ｂ面が表出するＶ字型のエツチング溝を形成していた。
ＩｎＰ基板表面を有機溶剤で洗浄した後、該ＩｎＰ基板
上にスパッタ法又は化学気相成長（ＣＶＤ）法により二
酸化シリコン（Ｓ ｉ Ｏλ）膜を形成し、該ＳｉＯλ
膜に、前記１ｎＰ基板の〈０１１〉方向を長手方向とす
るストライプ状の開口を形成し、該５ｉ０２膜をマスク
として塩酸（ＨＣｌ）系の溶液に浸漬して（１１１）
Ｂ面が表出するＶ字型のエツチング溝を形成していた。
しかしながら、この様な従来の方法では、エツチング溝
の断面形状がＶ字型にはなりにくく、また良好な■字形
状になる確率にばらつきがあり、不安定であるという問
題があった。
の断面形状がＶ字型にはなりにくく、また良好な■字形
状になる確率にばらつきがあり、不安定であるという問
題があった。
第１図は従来の方法によりＶ字型のエツチング溝を形成
した場合の基板断面図であり、１はＩｎＰ基板、２はＳ
ｉＯ２膜、３はエツチング溝を指ングの進行が遅い、即
ち横方向へのエツチングの進行が遅い為に生じるものと
考えられる。そしてこれは、５ｉＯｚ膜２とＩｎＰ基板
ｌとの密着性が良過ぎることが原因と推測される。
した場合の基板断面図であり、１はＩｎＰ基板、２はＳ
ｉＯ２膜、３はエツチング溝を指ングの進行が遅い、即
ち横方向へのエツチングの進行が遅い為に生じるものと
考えられる。そしてこれは、５ｉＯｚ膜２とＩｎＰ基板
ｌとの密着性が良過ぎることが原因と推測される。
（３）発明の目的
本発明の目的は上記問題点を解決し、ＩｎＰ基板に良好
なＶ字型形状の溝を安定な確率で、歩留まり良く、更に
容易に形成できる方法を提供するにある。
なＶ字型形状の溝を安定な確率で、歩留まり良く、更に
容易に形成できる方法を提供するにある。
（４） 発明の構成
本発明の目的は、（１００）面を有するＩｎＰ基板を過
酸化水素（Ｈｚｏλ）を含む溶液に浸漬して該ＩｎＰ基
板表面にＩｎＰＭ化膜を形成し、次に該１ｎＰ酸化膜表
面に該ＩｎＰ基板の＜０１１〉方向を長手方向とする開
口を有するＳｉＯ２膜を形成した後、該Ｓ Ｉ ０２膜
をマスクとして前記１ｎＰ基板をエツチングしてＶ字型
の溝を形成する工程を有することにより達成される。
酸化水素（Ｈｚｏλ）を含む溶液に浸漬して該ＩｎＰ基
板表面にＩｎＰＭ化膜を形成し、次に該１ｎＰ酸化膜表
面に該ＩｎＰ基板の＜０１１〉方向を長手方向とする開
口を有するＳｉＯ２膜を形成した後、該Ｓ Ｉ ０２膜
をマスクとして前記１ｎＰ基板をエツチングしてＶ字型
の溝を形成する工程を有することにより達成される。
本発明ではＩｎＰ基板とＳｉＯ２膜との間にＨ４０λを
含む溶液に浸漬して形成したＩｎＰ酸化膜を形成するこ
とにより、ＩｎＰ基板と５ｉｏ２膜との密着性を悪くし
、Ｖ字型のエツチング溝の形成の際の横方向のエツチン
グスピードを向上させたものである。
含む溶液に浸漬して形成したＩｎＰ酸化膜を形成するこ
とにより、ＩｎＰ基板と５ｉｏ２膜との密着性を悪くし
、Ｖ字型のエツチング溝の形成の際の横方向のエツチン
グスピードを向上させたものである。
尚、本発明ではＩｎＰ酸化膜の形成をＨ２Ｏ２を含む溶
液に浸漬して形成しているが、これは、これ以外の方法
、例えばＩｎＰ基板を熱酸化して形成する場合には酸化
に長い時間を要し、またプラズマ酸化の場合にあっては
ＩｎＰ酸化膜を剥離した際１ｎＰ基板表面が荒れるとい
う問題等を生じ、良好なものが得られない為である。
液に浸漬して形成しているが、これは、これ以外の方法
、例えばＩｎＰ基板を熱酸化して形成する場合には酸化
に長い時間を要し、またプラズマ酸化の場合にあっては
ＩｎＰ酸化膜を剥離した際１ｎＰ基板表面が荒れるとい
う問題等を生じ、良好なものが得られない為である。
（５）発明の実施例
以下、本発明の一実施例を図面を参照しつつ説明する。
第２図（ａｌ乃至＋Ｃ１は本実施例の製造工程における
基板断面図であり、第１図で説明した部分と同部分は同
記号で指示しである。
基板断面図であり、第１図で説明した部分と同部分は同
記号で指示しである。
第２図（ａｌ参照
（１００）面を有するＩｎＰ基板１を過酸化水素（Ｈ２
０λ）と水（Ｈ２Ｏ）との混合液（体積比Ｈ，０２ｊＨ
２０＝１ ： １）に２時間浸漬して、ＩｎＰ基板１表
面にＩｎＰ酸化膜４を形成する。
０λ）と水（Ｈ２Ｏ）との混合液（体積比Ｈ，０２ｊＨ
２０＝１ ： １）に２時間浸漬して、ＩｎＰ基板１表
面にＩｎＰ酸化膜４を形成する。
第２図（ｂｌ参照
スパッタ法又はＣＶＤ法により、ＩｎＰ酸化膜４表面に
厚さ２０００ （人〕の５ｉ０２膜２を形成した後、５
ｔｏ２膜２にＩｎＰ基板１の＜Ｏｆｌ〉方向を長手方向
とする幅】、５〔μｍ〕のストライプ状の開口５を形成
する。
厚さ２０００ （人〕の５ｉ０２膜２を形成した後、５
ｔｏ２膜２にＩｎＰ基板１の＜Ｏｆｌ〉方向を長手方向
とする幅】、５〔μｍ〕のストライプ状の開口５を形成
する。
第２図（Ｃ）参照
ｒｎＰ酸化１１＊４及びｓｉｏλ膜２が形成されたＩｎ
Ｐ基板１を塩酸（Ｈ（１）系の溶液に６０秒間浸漬して
ＩｎＰ基板１に幅約３．５〔μｍ〕、深さ約３〔μｍ〕
の（１１１） Ｂ面が表出したＶ字型のエツチング溝３
を形成する。
Ｐ基板１を塩酸（Ｈ（１）系の溶液に６０秒間浸漬して
ＩｎＰ基板１に幅約３．５〔μｍ〕、深さ約３〔μｍ〕
の（１１１） Ｂ面が表出したＶ字型のエツチング溝３
を形成する。
本実施例によれば、従来、良好なＶ字型の溝の形成確率
が不安定で、平均しても５０（％〕程度の歩留りしか得
られなかったものが、常に安定して８０〔％〕の歩留り
が得られ、例えば埋込み型半導体レーザの製造にあって
は７字型の溝内に断面形状が対称な活性層を形成できる
ので、特性の良好な埋込み型半導体レーザが得られる。
が不安定で、平均しても５０（％〕程度の歩留りしか得
られなかったものが、常に安定して８０〔％〕の歩留り
が得られ、例えば埋込み型半導体レーザの製造にあって
は７字型の溝内に断面形状が対称な活性層を形成できる
ので、特性の良好な埋込み型半導体レーザが得られる。
（６）発明の効果
本発明によれば、ＩｎＰ基板に良好なＶ字型のエツチン
グ溝を安定な確率で歩留り良く、更に容易に形成できる
という効果を有するものである。
グ溝を安定な確率で歩留り良く、更に容易に形成できる
という効果を有するものである。
第１図は従来法によりＶ字型の溝を形成した時の基板断
面図、第２図（ａ）乃至（Ｃ１は本実施例の製造工程に
おける基板断面図である。 １・・・ＩｎＰ基板、２−・・５ｔｏ２膜。 ３・・・Ｖ字型の溝、４・・・ＩｎＰ酸化膜。 ５・・・開口。
面図、第２図（ａ）乃至（Ｃ１は本実施例の製造工程に
おける基板断面図である。 １・・・ＩｎＰ基板、２−・・５ｔｏ２膜。 ３・・・Ｖ字型の溝、４・・・ＩｎＰ酸化膜。 ５・・・開口。
Claims (1)
- （１００）面を有するインジウム・リン基板ヲ過酸化水
素を含む溶液に浸漬して該インジウム・リン基板表面に
インジウム・リン酸化膜を形成し、次に該インジウム・
リン酸化膜表面に該インジウム・リン基板の＜０１１＞
方向を長手方向とする開口を有する二酸化シリコン膜を
形成した後、該二酸化シリコン膜をマスクとして前記イ
ンジウム・リン基板をエツチングしてＶ字型の溝を形成
する工程を有することを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58149825A JPS6041232A (ja) | 1983-08-17 | 1983-08-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58149825A JPS6041232A (ja) | 1983-08-17 | 1983-08-17 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6041232A true JPS6041232A (ja) | 1985-03-04 |
Family
ID=15483507
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58149825A Pending JPS6041232A (ja) | 1983-08-17 | 1983-08-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6041232A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61502509A (ja) * | 1984-06-15 | 1986-10-30 | アメリカン テレフオン アンド テレグラフ カムパニ− | 溝付き半導体デバイスの製作 |
| JPS62131971A (ja) * | 1985-12-03 | 1987-06-15 | Nippon Denso Co Ltd | 慣性飛込式スタ−タ |
| US4998564A (en) * | 1988-06-06 | 1991-03-12 | Tokai Rubber Industries, Ltd. | Refrigerant-transporting hose |
| US5683546A (en) * | 1992-10-23 | 1997-11-04 | Ricoh Seiki Company, Ltd. | Method of etching silicon substrate at different etching rates for different planes of the silicon to form an air bridge |
-
1983
- 1983-08-17 JP JP58149825A patent/JPS6041232A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61502509A (ja) * | 1984-06-15 | 1986-10-30 | アメリカン テレフオン アンド テレグラフ カムパニ− | 溝付き半導体デバイスの製作 |
| JPS62131971A (ja) * | 1985-12-03 | 1987-06-15 | Nippon Denso Co Ltd | 慣性飛込式スタ−タ |
| US4998564A (en) * | 1988-06-06 | 1991-03-12 | Tokai Rubber Industries, Ltd. | Refrigerant-transporting hose |
| US5683546A (en) * | 1992-10-23 | 1997-11-04 | Ricoh Seiki Company, Ltd. | Method of etching silicon substrate at different etching rates for different planes of the silicon to form an air bridge |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0316612B1 (en) | Method of manufacturing a semiconductor device with a recess filled with wiring material | |
| JPS6041232A (ja) | 半導体装置の製造方法 | |
| US6194319B1 (en) | Semiconductor processing method of reducing an etch rate of one portion of a doped material relative to another portion, and methods of forming openings | |
| JPS62199021A (ja) | 半導体装置の製造方法 | |
| JPH05234982A (ja) | 化合物半導体基板のエッチング方法 | |
| JPS6338279A (ja) | 半導体レーザ装置の製造方法 | |
| JP2002318117A (ja) | 半導体リングレーザジャイロ及びその製造方法 | |
| JPS58220486A (ja) | 半導体発光素子の製造方法 | |
| JP3215504B2 (ja) | 半導体発光装置の製造方法、及び半導体発光装置 | |
| JPH04329688A (ja) | リッジ導波路型半導体レーザ素子の製作方法 | |
| JPH0282679A (ja) | 半導体発光装置の製造方法 | |
| JP2627292B2 (ja) | エッチング方法 | |
| JPS606089B2 (ja) | 半導体装置の製造方法 | |
| JPS6271247A (ja) | 半導体装置の製造方法 | |
| JPS5944817A (ja) | 半導体装置の製造方法 | |
| JP2534304B2 (ja) | Ｒｉｂｅによるエッチドミラ―の形成方法 | |
| JPH05275356A (ja) | Ｉｉｉ−ｖ族化合物半導体薄膜選択成長形成用マスク及びそれを用いたｉｉｉ−ｖ族化合物半導体薄膜選択成長形成法 | |
| JPH01108726A (ja) | 半導体装置の製造方法 | |
| JPS5947480B2 (ja) | 半導体装置の製造方法 | |
| JPH0621565A (ja) | 半導体レーザの製造方法 | |
| JPS62131592A (ja) | 半導体装置の製造方法 | |
| JPH05283799A (ja) | 半導体レーザ装置の製造方法 | |
| JPS58197790A (ja) | 注入型レ−ザ− | |
| JPH04133315A (ja) | 半導体装置の製造方法 | |
| JPH0289385A (ja) | 半導体素子の製造方法 |