JPS6041864B2 - 絶縁性基板への金属化層形成方法 - Google Patents
絶縁性基板への金属化層形成方法Info
- Publication number
- JPS6041864B2 JPS6041864B2 JP55090905A JP9090580A JPS6041864B2 JP S6041864 B2 JPS6041864 B2 JP S6041864B2 JP 55090905 A JP55090905 A JP 55090905A JP 9090580 A JP9090580 A JP 9090580A JP S6041864 B2 JPS6041864 B2 JP S6041864B2
- Authority
- JP
- Japan
- Prior art keywords
- metallized
- metallization
- insulating substrate
- container
- cp2l
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W44/00—Electrical arrangements for controlling or matching impedance
- H10W44/20—Electrical arrangements for controlling or matching impedance at high-frequency [HF] or radio frequency [RF]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/737—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a laterally-adjacent lead frame, conducting package substrate or heat sink
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】
本発明はセラミック等の絶縁性基板で構成された半導
体容器において、その絶縁性基板に金属化膜（メタライ
ズ層）を形成する方法に関する。
体容器において、その絶縁性基板に金属化膜（メタライ
ズ層）を形成する方法に関する。
砒化カリウム電界効果形トランジスタ（以下、Ｇ。Ａ、
ＦＥＴと呼ふ）は４ＧＨ２以上のマイクロ波帯において
も増幅、発振が可能なΞ端子素子であるので、従来、こ
の周波数帯で主に使用されていたダイオードにかわる主
要なマイクロ波帯デバイスとして実用化されている。
しかし、例えは１０ＧＨ２以上と動作周波数が高くなる
と、これを封止する気密封止セラミック製容器の構造に
基づく寄生インダクタンスや寄生容量等により、Ｇ、Ａ
、ＦＥＴ素子の本来もつている特性、例えば利得、雑音
指数およびそれらの帯域特。
ＦＥＴと呼ふ）は４ＧＨ２以上のマイクロ波帯において
も増幅、発振が可能なΞ端子素子であるので、従来、こ
の周波数帯で主に使用されていたダイオードにかわる主
要なマイクロ波帯デバイスとして実用化されている。
しかし、例えは１０ＧＨ２以上と動作周波数が高くなる
と、これを封止する気密封止セラミック製容器の構造に
基づく寄生インダクタンスや寄生容量等により、Ｇ、Ａ
、ＦＥＴ素子の本来もつている特性、例えば利得、雑音
指数およびそれらの帯域特。
性がそこなわれる。このため、Ｇ、Ａ、ＦＥＴ素子を直
接高周波回路に組込むことが行なわれている。ところが
、このような使用状態ではＧ、Ａ、ＦＥＴ素子を周囲雰
囲気から完全に遮断することが困難なため、Ｇ、Ａ、Ｆ
ＥＴ素子を直接に高周波回路に組込；んだマイクロ波半
導体装置の高い信頼性を保証することはむずかしい。そ
こで１０ＧＨ２以上の周波数帯においてもＧ、Ａ、ＦＥ
Ｔ素子の特性を余りそこなわないような容器が提案され
ている。この容器は、第１図に示すように、気密封止用
金属キャップ１を接地端子として用いて接地インダクタ
ンスを極力低減した構造を有している。即ち、容器３の
中にＧ、Ａ、ＦＥＴ素子を収納し、金スズ等のろう材２
で気密封止用メタライズ層６に金属キャップ１を接着固
定して気密封止するものてある。尚、外部リード４、５
は入出力端子であり、例えば各々ゲート、ドレイン端子
として用いられる。 気密封止用メタライズ層６はセラ
ミック容器３の内壁に形成されたメタライズ部７により
接地用メタライズ部８と導通しているので、金属製キャ
ップ１は接地端子、例えばソース端子の役割をはたす。
また、リード４、５はセラミック容器３に形成された内
部入出力メタライズ部９、１０と接続するメタライズ部
２０、２１に接続される。 かかる容器はセラミック容
器３の中を貫通して形成された入出力用メタライズ部９
、１０のために、２枚のセラミックプレート （以下、
ＣＰと略す）１１と１２とをはり合わせ高温焼成して製
造されている。これは一般にラミネート形パッケージと
呼ばれる。 このラミネート形パッケージの製造方法を
第２図を用いて説明する。
接高周波回路に組込むことが行なわれている。ところが
、このような使用状態ではＧ、Ａ、ＦＥＴ素子を周囲雰
囲気から完全に遮断することが困難なため、Ｇ、Ａ、Ｆ
ＥＴ素子を直接に高周波回路に組込；んだマイクロ波半
導体装置の高い信頼性を保証することはむずかしい。そ
こで１０ＧＨ２以上の周波数帯においてもＧ、Ａ、ＦＥ
Ｔ素子の特性を余りそこなわないような容器が提案され
ている。この容器は、第１図に示すように、気密封止用
金属キャップ１を接地端子として用いて接地インダクタ
ンスを極力低減した構造を有している。即ち、容器３の
中にＧ、Ａ、ＦＥＴ素子を収納し、金スズ等のろう材２
で気密封止用メタライズ層６に金属キャップ１を接着固
定して気密封止するものてある。尚、外部リード４、５
は入出力端子であり、例えば各々ゲート、ドレイン端子
として用いられる。 気密封止用メタライズ層６はセラ
ミック容器３の内壁に形成されたメタライズ部７により
接地用メタライズ部８と導通しているので、金属製キャ
ップ１は接地端子、例えばソース端子の役割をはたす。
また、リード４、５はセラミック容器３に形成された内
部入出力メタライズ部９、１０と接続するメタライズ部
２０、２１に接続される。 かかる容器はセラミック容
器３の中を貫通して形成された入出力用メタライズ部９
、１０のために、２枚のセラミックプレート （以下、
ＣＰと略す）１１と１２とをはり合わせ高温焼成して製
造されている。これは一般にラミネート形パッケージと
呼ばれる。 このラミネート形パッケージの製造方法を
第２図を用いて説明する。
まず、同図ａのように、例えば５ヒ×印−の面積で厚さ
Ｏ、３８ｒｆｒ！ｎのアルミナでなるＣＰＩＩを用意し
、これにソース用メタライズ８、ドレインメタライズ１
０およびゲートメタライズ９を例えばタングステン等の
金属を薄く印刷して形成する。次に、同図ｂの如くＣＰ
ｌｌと同一形状のＣＰｌ２を用意し、円形に打抜いて容
器の内容積となりうる部分１３を形成する。
Ｏ、３８ｒｆｒ！ｎのアルミナでなるＣＰＩＩを用意し
、これにソース用メタライズ８、ドレインメタライズ１
０およびゲートメタライズ９を例えばタングステン等の
金属を薄く印刷して形成する。次に、同図ｂの如くＣＰ
ｌｌと同一形状のＣＰｌ２を用意し、円形に打抜いて容
器の内容積となりうる部分１３を形成する。
この場合、打ち抜かれた円形部１３はＣＰｌｌに印刷さ
れたパターンすなわちソース、ドレイン、ゲート用メタ
ライズ部８，１０，９と同一ピッチで形成される。次に
、同図ｃのように、気密封止用メタライズ６を印刷する
。次いで、ＣＰｌｌとＣＰｌ２とを同図ｄのように位置
を合わせし、高温ブレスを用いて両者を接着させる。
れたパターンすなわちソース、ドレイン、ゲート用メタ
ライズ部８，１０，９と同一ピッチで形成される。次に
、同図ｃのように、気密封止用メタライズ６を印刷する
。次いで、ＣＰｌｌとＣＰｌ２とを同図ｄのように位置
を合わせし、高温ブレスを用いて両者を接着させる。
次に、同図ｅの如く、ＣＰｌｌのメタライズ部８とＣＰ
ｌ２のメタライズ部６とを導通させるために、例えばタ
ングステン等の金属をＣＰｌ２の内面でかつＣＰｌｌの
メタライズ部８の上方の部分に、一般には細い筆等で付
着させメタライズ部７を形成する。この後、焼成してＣ
ＰｌｌとＣＰｌ２とを一体化させ気密性を確実にする。
次にＣＰｌｌ，ｌ２を切断して所定の大きさにし、外部
リード４，５を付けるためのメタライズ部２０，２１を
メタライズ部９，１０と接触する様にＣＰｌｌの外部側
面に形成する。そして、コバー等の外部リード４，５を
例えば銀銅ローを用いてメタライズ部２０，２１に付着
させるとラミネート形パッケージができあがる。この様
に、かかる製造方法において最も問題になるのは、内部
側面メタライズ７を形成する工程にある。
ｌ２のメタライズ部６とを導通させるために、例えばタ
ングステン等の金属をＣＰｌ２の内面でかつＣＰｌｌの
メタライズ部８の上方の部分に、一般には細い筆等で付
着させメタライズ部７を形成する。この後、焼成してＣ
ＰｌｌとＣＰｌ２とを一体化させ気密性を確実にする。
次にＣＰｌｌ，ｌ２を切断して所定の大きさにし、外部
リード４，５を付けるためのメタライズ部２０，２１を
メタライズ部９，１０と接触する様にＣＰｌｌの外部側
面に形成する。そして、コバー等の外部リード４，５を
例えば銀銅ローを用いてメタライズ部２０，２１に付着
させるとラミネート形パッケージができあがる。この様
に、かかる製造方法において最も問題になるのは、内部
側面メタライズ７を形成する工程にある。
すなわち、筆等により手でメタライズ部７を形成するた
めに、メタライズ７の幅１が個々のパッケージにおいて
異なる。この内部メタライズ７の幅１は接地インダクタ
ンスに大きく影響を与える。つまり、幅１が広けれは接
地インダクタンスは小さく、狭くなれば接地インダクタ
ンスは大きくなる。このため、個々のパッケージの接地
インダクタンスが大きくばらつく。このことは、この様
なケースを用いて作られたＧａＡｓＦＥＴの接地インダ
クタンスは常に個々ＦＥＴで異なる事を示している。従
つて、高周波回路にこのＦＥＴを入れて選別する場合に
、入出力高周波回路の整合回路は定まらずつねに個々の
ＦＥＴで整合をとる必要がある。この整合をとる作業は
非常な時間と忍耐を要することになり、よつてＦＥＴの
製造原価が高くなると共に、正確な性能を評価しえない
ことが多い。本発明の目的は以上の様な欠点を除去し、
もつてＧａＡａＦＥＴの製造原価を下げ、また正確な評
価が可能になると共に一定の独特性を示しうるＧａＡｓ
ＦＥＴを得るための容器の製法を提供することにある。
めに、メタライズ７の幅１が個々のパッケージにおいて
異なる。この内部メタライズ７の幅１は接地インダクタ
ンスに大きく影響を与える。つまり、幅１が広けれは接
地インダクタンスは小さく、狭くなれば接地インダクタ
ンスは大きくなる。このため、個々のパッケージの接地
インダクタンスが大きくばらつく。このことは、この様
なケースを用いて作られたＧａＡｓＦＥＴの接地インダ
クタンスは常に個々ＦＥＴで異なる事を示している。従
つて、高周波回路にこのＦＥＴを入れて選別する場合に
、入出力高周波回路の整合回路は定まらずつねに個々の
ＦＥＴで整合をとる必要がある。この整合をとる作業は
非常な時間と忍耐を要することになり、よつてＦＥＴの
製造原価が高くなると共に、正確な性能を評価しえない
ことが多い。本発明の目的は以上の様な欠点を除去し、
もつてＧａＡａＦＥＴの製造原価を下げ、また正確な評
価が可能になると共に一定の独特性を示しうるＧａＡｓ
ＦＥＴを得るための容器の製法を提供することにある。
本発明の方法は、絶縁性基板の一主面と交わる他の面に
吸気あるいは押圧により金属を付着させ、これによりそ
の他の面に金属化層を形成することを特徴とする。
吸気あるいは押圧により金属を付着させ、これによりそ
の他の面に金属化層を形成することを特徴とする。
以下図面より本発明の実施例を詳細に説明する。
第３図は本発明の一実施例を示す製造工程図である。
まず、同図ａのように厚さ０．３８７０７７！で５−×
５Ｃ＃０ｎの面積をもつアルミナのＣＰ２ｌを用意し一
辺の長さｒへが例えば２悶の角の中にソース用メタライ
ズ２２、ドレイン用メタライズ２３、ゲート用メタライ
ズ２４を例えばタングステン等の金属を薄く印刷して形
成する。ここで、メタライズ部２２，２３，２４はそれ
ぞれ離れて独立したパ”ターンであり、ソース用メタラ
イズ部２２の長さｍ１およびゲ−トードレインメタライ
ズ間の距離朋は各々１．５ＴｎＩｎ１１ｒＡと設計され
ている。一方、ＣＰ２Ｏと同一形状のＣＰ２ｌを打抜き
加■してＭ３〉亀なる長方形部分を除去し、同図ｂのよ
うにパッケージの内容積の一部となる空間２５を形成す
る。このとき、辺Ｍ３はＭ。＞Ｍ３〉Ｍ４〉およびＭ３
くｍ１なる関係を満たすように設定され、ｍ１＝１．５
ｗｕｎの場合例えばＭ３＝１．２Ｔ！ｎのようにとる。
従つて、ＣＰ２ＯとＣＰ２ｌを重ね合せたときＣＰ２ｌ
の空間２５の短辺四はＣＰ２Ｏのメタライズ部１の上に
位置する。又、辺亀はＭ２と同じ位の長さにするが、則
が主に接地インダクタンスの値を決めるので、可能なか
ぎり大きくとることが大切である。次に、同図ｃのよう
にＣＰ２ｌに例えばタングステン等の金属を薄く印刷し
て接地用メタライズ部２６および内面メタライズ部２７
を形成する。この内面メタライズ部２７の形成は本発明
による方法で形成され、これを第４図を参照して詳細に
説明する。第４図Ａ，ｂは印刷時における平面図、断面
図をそれぞれ示している。
５Ｃ＃０ｎの面積をもつアルミナのＣＰ２ｌを用意し一
辺の長さｒへが例えば２悶の角の中にソース用メタライ
ズ２２、ドレイン用メタライズ２３、ゲート用メタライ
ズ２４を例えばタングステン等の金属を薄く印刷して形
成する。ここで、メタライズ部２２，２３，２４はそれ
ぞれ離れて独立したパ”ターンであり、ソース用メタラ
イズ部２２の長さｍ１およびゲ−トードレインメタライ
ズ間の距離朋は各々１．５ＴｎＩｎ１１ｒＡと設計され
ている。一方、ＣＰ２Ｏと同一形状のＣＰ２ｌを打抜き
加■してＭ３〉亀なる長方形部分を除去し、同図ｂのよ
うにパッケージの内容積の一部となる空間２５を形成す
る。このとき、辺Ｍ３はＭ。＞Ｍ３〉Ｍ４〉およびＭ３
くｍ１なる関係を満たすように設定され、ｍ１＝１．５
ｗｕｎの場合例えばＭ３＝１．２Ｔ！ｎのようにとる。
従つて、ＣＰ２ＯとＣＰ２ｌを重ね合せたときＣＰ２ｌ
の空間２５の短辺四はＣＰ２Ｏのメタライズ部１の上に
位置する。又、辺亀はＭ２と同じ位の長さにするが、則
が主に接地インダクタンスの値を決めるので、可能なか
ぎり大きくとることが大切である。次に、同図ｃのよう
にＣＰ２ｌに例えばタングステン等の金属を薄く印刷し
て接地用メタライズ部２６および内面メタライズ部２７
を形成する。この内面メタライズ部２７の形成は本発明
による方法で形成され、これを第４図を参照して詳細に
説明する。第４図Ａ，ｂは印刷時における平面図、断面
図をそれぞれ示している。
ＣＰ２ｌは例えばコム等のＣＰ２ｌに密着しうる材質で
できた台座２８の上に載せられる。この台座２８にはＣ
Ｐ２ｌの長方形の穴２５よりわずかに、例えば０．１〜
０．２順程度大きい穴２９があいている。そして、ＣＰ
２ｌへ密着した面とは反対の面から、台座２８の穴２９
を通して、例えばロータリーポンプ等の排気装置を用い
て吸気する。吸気したままの状態で、タングステン等の
金属を所謂スクリーン印刷すると液体状のタングステン
は台座２８の穴２９の方に吸われるため、ＣＰ２ｌの表
面と共に内面にも流れてメタライズ部２６，２７が形成
される。このスクリーン印刷とは、所定形状のパターン
が描かられたマスクをＣＰの上に載せ、有機溶剤と混入
された液体上のタングステンをマスク上に流し込むもの
であり、その時パターン上のタングステンがＣＰ上にに
じみ出てメタライズ層が形成される。よつて、排気装置
による吸気のためににじみ出るタングステンの量が多量
となりＣＰ２ｌの内面にメタライズ層ができる。このと
き、台座２８の穴２９はＣＰ２ｌの穴２５よりも若干大
きいので、ＣＰ２ｌのメタライズ面とは反対の面には長
方形の穴２５のごく周囲にメタライズが形成される。か
かる方法によつて形成されたＣＰ２ｌに打抜き加工を施
して、第３図ｄのように長方形の穴２５の短辺亀のメタ
ライズ部２７は少なくとも残るように形成する。
できた台座２８の上に載せられる。この台座２８にはＣ
Ｐ２ｌの長方形の穴２５よりわずかに、例えば０．１〜
０．２順程度大きい穴２９があいている。そして、ＣＰ
２ｌへ密着した面とは反対の面から、台座２８の穴２９
を通して、例えばロータリーポンプ等の排気装置を用い
て吸気する。吸気したままの状態で、タングステン等の
金属を所謂スクリーン印刷すると液体状のタングステン
は台座２８の穴２９の方に吸われるため、ＣＰ２ｌの表
面と共に内面にも流れてメタライズ部２６，２７が形成
される。このスクリーン印刷とは、所定形状のパターン
が描かられたマスクをＣＰの上に載せ、有機溶剤と混入
された液体上のタングステンをマスク上に流し込むもの
であり、その時パターン上のタングステンがＣＰ上にに
じみ出てメタライズ層が形成される。よつて、排気装置
による吸気のためににじみ出るタングステンの量が多量
となりＣＰ２ｌの内面にメタライズ層ができる。このと
き、台座２８の穴２９はＣＰ２ｌの穴２５よりも若干大
きいので、ＣＰ２ｌのメタライズ面とは反対の面には長
方形の穴２５のごく周囲にメタライズが形成される。か
かる方法によつて形成されたＣＰ２ｌに打抜き加工を施
して、第３図ｄのように長方形の穴２５の短辺亀のメタ
ライズ部２７は少なくとも残るように形成する。
これは、ゲート・ドレインメタライズ部２４，２３とメ
タライズ部２７とが接一触しないようにするためである
。かかる条件を満たすために、新たに打抜く長方形の辺
Ｍ５、Ｍ６は則〈Ｍ３、ｒ〜〉輿、ｊ＞Ｍ２およびＭ。
＞ｊとなるようにその大きさ設定すればよく、例えば亀
＝１．１Ｔ！Ｒｌｒｌ．．ｎｌ６＝１．５順とする。こ
の打抜き加工によりＣＰ２ｌの長方形の長い方の辺のほ
とんどは除去されるので、内面メタライズ２７の残る部
分は長方形の短い方の２辺と長い方の辺のわずか、０．
０５？程度となる。従つて、接地インダクタンスに影響
する内面メタライズ７の幅は長方形の穴２５の．短辺Ｍ
６の長さでほとんど決まる。このようにして作られる接
地インダククンスは±５％内にその値を押えることがで
きる。次に、同図ｅのように、加工されたＣＰ２Ｏと２
１とをソース用メタライズ２２がＣＰ２ｌの中・心にく
るように位置合せを行なつて重ね、高温ブレスでこれら
を密着させる。
タライズ部２７とが接一触しないようにするためである
。かかる条件を満たすために、新たに打抜く長方形の辺
Ｍ５、Ｍ６は則〈Ｍ３、ｒ〜〉輿、ｊ＞Ｍ２およびＭ。
＞ｊとなるようにその大きさ設定すればよく、例えば亀
＝１．１Ｔ！Ｒｌｒｌ．．ｎｌ６＝１．５順とする。こ
の打抜き加工によりＣＰ２ｌの長方形の長い方の辺のほ
とんどは除去されるので、内面メタライズ２７の残る部
分は長方形の短い方の２辺と長い方の辺のわずか、０．
０５？程度となる。従つて、接地インダクタンスに影響
する内面メタライズ７の幅は長方形の穴２５の．短辺Ｍ
６の長さでほとんど決まる。このようにして作られる接
地インダククンスは±５％内にその値を押えることがで
きる。次に、同図ｅのように、加工されたＣＰ２Ｏと２
１とをソース用メタライズ２２がＣＰ２ｌの中・心にく
るように位置合せを行なつて重ね、高温ブレスでこれら
を密着させる。
この後、気密性を完全にするための焼成を行なつて一体
化し、そして、所定の大きさつまり亀の大きさにカッタ
ー等を用いて個々の容器に分割する。次に、同図Ｆ，ｆ
″に平面図および断面図を示すように、ドレイン、ゲー
ト用メタライズ部２３，２４と導通するようにＣＰ２Ｏ
の外部側面にメタライズ３０，３１を施す。
化し、そして、所定の大きさつまり亀の大きさにカッタ
ー等を用いて個々の容器に分割する。次に、同図Ｆ，ｆ
″に平面図および断面図を示すように、ドレイン、ゲー
ト用メタライズ部２３，２４と導通するようにＣＰ２Ｏ
の外部側面にメタライズ３０，３１を施す。
この後、同図Ｇ，ｇ′に平面および断面図を示すように
、外部メタライズ部３０，３１に例えばコバー等の外部
リード３２，３３を例えば銀銅ロー等を用いて固着させ
る。次にＮｉおよびＡｕメッキを順次施行し、シンζタ
ーしてパッケージは出来上がる。このように、かかる方
法によればＣＰ２ｌの内面メタライズ部２７を施すにＣ
Ｐ２ｌの片面にメタライズ部２６を形成するときと同時
に行なうので、手ぬり等による作業を除きパッケージの
製造原価を下げることができる。さらにＣＰ２ｌの２度
の打抜加工により内面メタライズ部２７の幅を一定に形
成できるので、接地インダクタンスの大きさを非常に均
一にすることができ、パッケージの高周波特性を均一に
することができる。第５図Ａ，ｂおよびｃは本発明によ
つて形成された他の半導体容器を示す平面図、Ｘ−Ｘ″
断面およびＹ−Ｙ″断面図である。
、外部メタライズ部３０，３１に例えばコバー等の外部
リード３２，３３を例えば銀銅ロー等を用いて固着させ
る。次にＮｉおよびＡｕメッキを順次施行し、シンζタ
ーしてパッケージは出来上がる。このように、かかる方
法によればＣＰ２ｌの内面メタライズ部２７を施すにＣ
Ｐ２ｌの片面にメタライズ部２６を形成するときと同時
に行なうので、手ぬり等による作業を除きパッケージの
製造原価を下げることができる。さらにＣＰ２ｌの２度
の打抜加工により内面メタライズ部２７の幅を一定に形
成できるので、接地インダクタンスの大きさを非常に均
一にすることができ、パッケージの高周波特性を均一に
することができる。第５図Ａ，ｂおよびｃは本発明によ
つて形成された他の半導体容器を示す平面図、Ｘ−Ｘ″
断面およびＹ−Ｙ″断面図である。
この容器は、ソース端子が銅でできた銅スタット５１に
接続されたものであり、さらに接地用メタライズ部５２
に金属キャップ（図示せず）を接続してこれを接地する
ものである。この金属キャップと銅スタット５１とを接
続するために内面メタライズ部５３が必要となり、これ
を第４図および第２図Ｃ，ｄで示した方法により形成す
れば、接地インダクタンスのバラツキは非常に小さくな
る。又、かかる容器も２枚のＣＰ５４，５５で構成され
ている。尚、メタライズ部５６，５７は各々ゲートおよ
びドレイン用で、これにリード５８，５９が接続されて
いる。以上のように本発明によれば、製造原価を低減し
かつ素子の特性を充分に得ると共にそのバラツキも極め
て少なくなつた容器を製造できる。
接続されたものであり、さらに接地用メタライズ部５２
に金属キャップ（図示せず）を接続してこれを接地する
ものである。この金属キャップと銅スタット５１とを接
続するために内面メタライズ部５３が必要となり、これ
を第４図および第２図Ｃ，ｄで示した方法により形成す
れば、接地インダクタンスのバラツキは非常に小さくな
る。又、かかる容器も２枚のＣＰ５４，５５で構成され
ている。尚、メタライズ部５６，５７は各々ゲートおよ
びドレイン用で、これにリード５８，５９が接続されて
いる。以上のように本発明によれば、製造原価を低減し
かつ素子の特性を充分に得ると共にそのバラツキも極め
て少なくなつた容器を製造できる。
尚、本発明は上記実施例に限定されないこと無論である
。即ち、ＣＰの材質や厚さ大きさおよび接着ロー材の材
質は何らこれに限定されない。又、ＣＰの打抜き形状も
任意に、例えば従来の如く円形にしても同様に適当でき
る。さらにまた、３枚以上のＣＰによる容器や、あるい
は一枚の絶縁性基板の内面にメタライズを形成するとき
も同様にできる。また、第４図の内面メタライズ形成は
吸気して行なつたが、これをマスク上からの押圧形成で
もよい。
。即ち、ＣＰの材質や厚さ大きさおよび接着ロー材の材
質は何らこれに限定されない。又、ＣＰの打抜き形状も
任意に、例えば従来の如く円形にしても同様に適当でき
る。さらにまた、３枚以上のＣＰによる容器や、あるい
は一枚の絶縁性基板の内面にメタライズを形成するとき
も同様にできる。また、第４図の内面メタライズ形成は
吸気して行なつたが、これをマスク上からの押圧形成で
もよい。
さらに基台２８の穴２９の大きさをＣＰ２ｌの穴２５よ
りも大きくしたが、これはＣＰ２Ｏのメタライズ部２２
との接続をなすためであり、よつて、裏面の端部にまで
形成する必要がないならば同じ大きさでよい。
りも大きくしたが、これはＣＰ２Ｏのメタライズ部２２
との接続をなすためであり、よつて、裏面の端部にまで
形成する必要がないならば同じ大きさでよい。
第１図は従来のＧａＡｓＦＥＴの容器を示し、特にａは
斜視図、ｂはキャップ１を取り除いたものの平面図、ｃ
はｂのＸ−Ｘ″断面図である。
斜視図、ｂはキャップ１を取り除いたものの平面図、ｃ
はｂのＸ−Ｘ″断面図である。
Claims (1)
- １ 絶縁性基板の一主面と交わる他の面に吸気あるいは
押圧することにより金属を付着し、もつて該他の面に金
属化層を形成することを特徴とする絶縁性基板への金属
化層形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55090905A JPS6041864B2 (ja) | 1980-07-03 | 1980-07-03 | 絶縁性基板への金属化層形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55090905A JPS6041864B2 (ja) | 1980-07-03 | 1980-07-03 | 絶縁性基板への金属化層形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5717151A JPS5717151A (en) | 1982-01-28 |
| JPS6041864B2 true JPS6041864B2 (ja) | 1985-09-19 |
Family
ID=14011412
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55090905A Expired JPS6041864B2 (ja) | 1980-07-03 | 1980-07-03 | 絶縁性基板への金属化層形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6041864B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58189443A (ja) * | 1982-04-27 | 1983-11-05 | 小湊 照雄 | 鉄筋組立工法 |
-
1980
- 1980-07-03 JP JP55090905A patent/JPS6041864B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5717151A (en) | 1982-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6456172B1 (en) | Multilayered ceramic RF device | |
| EP1094538A2 (en) | Multilayered ceramic RF device | |
| US6570469B2 (en) | Multilayer ceramic device including two ceramic layers with multilayer circuit patterns that can support semiconductor and saw chips | |
| US3996603A (en) | RF power semiconductor package and method of manufacture | |
| JP4018312B2 (ja) | 無線通信装置 | |
| JPWO2002063688A1 (ja) | 混成集積回路装置及びその製造方法並びに電子装置 | |
| US4246697A (en) | Method of manufacturing RF power semiconductor package | |
| JP2002232253A (ja) | フリップ・チップ・ボンディング技術を利用して実装される薄膜バルク音響共鳴器を含むマイクロ波パッケージ装置及びその製造方法 | |
| JP3940026B2 (ja) | 電子回路ユニットの製造方法 | |
| JPH06181119A (ja) | Ｌｃ複合部品 | |
| JPH0661058A (ja) | 半導体集積回路装置 | |
| JPH0348436A (ja) | 高周波半導体装置 | |
| JPS6255721B2 (ja) | ||
| JPH0228335A (ja) | モノリシック集積回路素子の製造方法 | |
| JPS6218747A (ja) | マイクロ波半導体装置 | |
| JPS6056306B2 (ja) | マイクロ波ｉｃ装置とその製造方法 | |
| US20250175161A1 (en) | Resin-sealed component and high frequency module | |
| JPH083011Y2 (ja) | 半導体装置用パツケ−ジ | |
| JPH04260363A (ja) | 集積回路部品とその製造方法 | |
| JPH04363901A (ja) | 高周波、マイクロ波用混成集積回路及びその製造方法 | |
| JPH02276269A (ja) | 半導体装置 | |
| JPH0223008Y2 (ja) | ||
| JPH02140969A (ja) | 半導体集積回路装置 | |
| JPH07235682A (ja) | 半導体装置 | |
| JPH0312465B2 (ja) |