JPS604247A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS604247A JPS604247A JP58110790A JP11079083A JPS604247A JP S604247 A JPS604247 A JP S604247A JP 58110790 A JP58110790 A JP 58110790A JP 11079083 A JP11079083 A JP 11079083A JP S604247 A JPS604247 A JP S604247A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- layer
- semiconductor
- film
- metal film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/453—Leadframes comprising flexible metallic tapes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/482—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes for individual devices provided for in groups H10D8/00 - H10D48/00, e.g. for power transistors
- H10W20/484—Interconnections having extended contours, e.g. pads having mesh shape or interconnections comprising connected parallel stripes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/076—Connecting or disconnecting of strap connectors
- H10W72/07631—Techniques
- H10W72/07636—Soldering or alloying
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/076—Connecting or disconnecting of strap connectors
- H10W72/07651—Connecting or disconnecting of strap connectors characterised by changes in properties of the strap connectors during connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/60—Strap connectors, e.g. thick copper clips for grounding of power devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/60—Strap connectors, e.g. thick copper clips for grounding of power devices
- H10W72/631—Shapes of strap connectors
Landscapes
- Thyristors (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は半導体装置に係り、特に、微＃Ｉ電極構造を有
する半導体装置に関するものでちる。
する半導体装置に関するものでちる。
トランジスタやゲートターンオフサイリスタでは、半導
体基体の一生表面にエミツタ層とベース層が露出され、
エミツタ層は複数の短冊状に分割され、ベース層が各エ
ミツタ層を取囲んだパターンを探ることが多い。エミツ
タ層およびベース層が形成するｐｎ接合は一生表面上に
設けた酸化膜等で表面安定化されている。各エミツタ層
が互いに平行に配置されているものにあっては、エミツ
タ層、ベース層からの？ｌＥ ４・シの引出しは、酸化
膜に窓を開け、それによって露出したエミツタ層、ベー
ス層の所定部分に金属膜を低抵抗接触させ、櫛１１１１
状の引出電極を半田等によりこの金属膜に固着している
。このような微Ｒ（［１電極構造では電極膜中を横方向
に流、れる電流は少なく、従って、電極膜中での電圧降
下がスイッチングｌ［〒性に影響を与えることは少ない
。
体基体の一生表面にエミツタ層とベース層が露出され、
エミツタ層は複数の短冊状に分割され、ベース層が各エ
ミツタ層を取囲んだパターンを探ることが多い。エミツ
タ層およびベース層が形成するｐｎ接合は一生表面上に
設けた酸化膜等で表面安定化されている。各エミツタ層
が互いに平行に配置されているものにあっては、エミツ
タ層、ベース層からの？ｌＥ ４・シの引出しは、酸化
膜に窓を開け、それによって露出したエミツタ層、ベー
ス層の所定部分に金属膜を低抵抗接触させ、櫛１１１１
状の引出電極を半田等によりこの金属膜に固着している
。このような微Ｒ（［１電極構造では電極膜中を横方向
に流、れる電流は少なく、従って、電極膜中での電圧降
下がスイッチングｌ［〒性に影響を与えることは少ない
。
しかしながら、過電流が流れた時、半導体基体が破壊す
る前に引出電、臣が俗断し、これが半導体装置の過電流
耐」−二を小さくしていた。
る前に引出電、臣が俗断し、これが半導体装置の過電流
耐」−二を小さくしていた。
ゲートターンオフサイリスタ金例に採るに、主′屯流制
御のため、通常、ｎエミツタ層は約３００μｍの幅に制
限されている。このため、カソード電極膜の幅は２８０
μｍ以下である。引出電極は半田による固着の際、隣接
するゲートの引出電極との半田等による固、イ１を防止
するため、カソード電極膜の幅よ）１００μｍｎ位狭く
され、１８０μｍ以下とされる。カソード引出？ｉｊ
極は橋絡されるが、半導体基体のマウン） ４’ｉ’ｉ
造の都合から、橋絡部とノ１．ノード電、襖膜と固着し
〔いる部分の間には立上り部が設けられている。この橋
絡部と固着部間の立上り都は急激な形状変化による応力
集中を避けるため、１・・１１締部と同じ１８０μＩｎ
以１：の幅とされている。各カソード′１ｉＬ１幻模を
流れる全＋１上流は各立上り部を流れ、固渚部、立」−
リ部、Ｉａ絡部は製作の都合から同一厚さど烙れ、しか
も薄いものであり、周囲に良熱伝導体との接触個所はな
く放熱効果が低いことから、過’ｉｔ（ｔ）Ｌによって
、立上り部が溶断を起すのである。
御のため、通常、ｎエミツタ層は約３００μｍの幅に制
限されている。このため、カソード電極膜の幅は２８０
μｍ以下である。引出電極は半田による固着の際、隣接
するゲートの引出電極との半田等による固、イ１を防止
するため、カソード電極膜の幅よ）１００μｍｎ位狭く
され、１８０μｍ以下とされる。カソード引出？ｉｊ
極は橋絡されるが、半導体基体のマウン） ４’ｉ’ｉ
造の都合から、橋絡部とノ１．ノード電、襖膜と固着し
〔いる部分の間には立上り部が設けられている。この橋
絡部と固着部間の立上り都は急激な形状変化による応力
集中を避けるため、１・・１１締部と同じ１８０μＩｎ
以１：の幅とされている。各カソード′１ｉＬ１幻模を
流れる全＋１上流は各立上り部を流れ、固渚部、立」−
リ部、Ｉａ絡部は製作の都合から同一厚さど烙れ、しか
も薄いものであり、周囲に良熱伝導体との接触個所はな
く放熱効果が低いことから、過’ｉｔ（ｔ）Ｌによって
、立上り部が溶断を起すのである。
厚さ３５μｎ１、幅１７０μｍ）１、二・１・４．喪の
１・条の引出電極で、１．５ ｍ ｓ正弦半波を流した
時、溶断を生ずるビーク鍜流値は５０Ａであった。
１・条の引出電極で、１．５ ｍ ｓ正弦半波を流した
時、溶断を生ずるビーク鍜流値は５０Ａであった。
本発明の目的は過′直流耐景の大きい倣細市極構造の半
導体装置を提供するにある。
導体装置を提供するにある。
本発明の特徴とするところは、電極膜の一部を表面安定
化膜上に延在させ、この延在部分の幅を広くすると共に
、延在部分に固着される引出電極の部分および立上り部
の幅も広くしたことにある。
化膜上に延在させ、この延在部分の幅を広くすると共に
、延在部分に固着される引出電極の部分および立上り部
の幅も広くしたことにある。
以下、図面に示す実施例に基づいて本発明を説明する。
第１図において、１はゲートターンオフサイリスクのシ
リコン基体で下面にはアノード電極膜２が低抵抗接触さ
れ、上面にはカソード引出電極３とゲート引出電極４が
固着されている。シリコン基体１は第２図に示すように
平行配置された短冊状のｎ会層５、Ｉ）１層６、ｎＢＢ
１０よびｐ ｗ Ｊ−８を有している。ｎ１層５とｐＢ
Ｂｏ３上面に露出し、ｎ ｍ ）ｍ ７とｐＫ層８は下
面に露出している。
リコン基体で下面にはアノード電極膜２が低抵抗接触さ
れ、上面にはカソード引出電極３とゲート引出電極４が
固着されている。シリコン基体１は第２図に示すように
平行配置された短冊状のｎ会層５、Ｉ）１層６、ｎＢＢ
１０よびｐ ｗ Ｊ−８を有している。ｎ１層５とｐＢ
Ｂｏ３上面に露出し、ｎ ｍ ）ｍ ７とｐＫ層８は下
面に露出している。
ｎ ｚ １６５は左端部に広幅部分５ａが設けられてい
る。ｐｇ層８は各ｎ１層５に対応して各ｎ１層５の下面
側への垂直投影下領域に設けられているが、広幅部分５
ａ下の領域には設けられていない。ｎ２層５と９１１層
６が形成するｐｎ接合は上面に露出し、第３図に示すよ
うにシリコン１１Φ化膜９により表面安定化が施されて
いる。シリコン酸化膜９０ＩＣＥ層８に対向したｎＢ層
５０部分は除去≧１．てｎ１層５が露出され、ここにカ
ソード電極膜１０が低抵抗接触している。カソード電極
膜１０はシリコン酸化膜９を介してｎ ｖ 層５の広幅
部分５ａ上にも延在されている。カソード引出電極３は
半田１１によりカソード電極膜１０と固着されている。
る。ｐｇ層８は各ｎ１層５に対応して各ｎ１層５の下面
側への垂直投影下領域に設けられているが、広幅部分５
ａ下の領域には設けられていない。ｎ２層５と９１１層
６が形成するｐｎ接合は上面に露出し、第３図に示すよ
うにシリコン１１Φ化膜９により表面安定化が施されて
いる。シリコン酸化膜９０ＩＣＥ層８に対向したｎＢ層
５０部分は除去≧１．てｎ１層５が露出され、ここにカ
ソード電極膜１０が低抵抗接触している。カソード電極
膜１０はシリコン酸化膜９を介してｎ ｖ 層５の広幅
部分５ａ上にも延在されている。カソード引出電極３は
半田１１によりカソード電極膜１０と固着されている。
ゲート引出電極４はＩ）１層６にシリコン酸化膜９を除
去して低抵抗接触させた図示していないゲート電極膜と
半田により固着されている。第４図に示すように各ゲー
ト引出’ｒ４Ｌ極４は各０２層５の両側に位置されてい
る。
去して低抵抗接触させた図示していないゲート電極膜と
半田により固着されている。第４図に示すように各ゲー
ト引出’ｒ４Ｌ極４は各０２層５の両側に位置されてい
る。
第４図は平面図であるが１２層５、ｐＩＩ）１嗜６とカ
ソード電極膜１０、ゲート電極膜が低抵抗接触している
部分に斜線を付けている。また、点を付けた部分はカソ
ード電極膜１０のクリコン酸化膜９上の広幅の鉋在部分
とカソード引出電極３の広幅部分３ａの固着領域を示し
ている。カソード引出Ｔｊｔ ４ｔｉ ３の立上り部３
ｂは広幅部分３ａと同幅にされている。ゲート引出電極
４の立上り部分４ａは低抵抗接触している部分とほぼ同
じ幅であり広幅部分は設けられていない。両引出電極３
．４は立上り部分３ｂ、４ａの延長側で各々橋絡されて
いる。
ソード電極膜１０、ゲート電極膜が低抵抗接触している
部分に斜線を付けている。また、点を付けた部分はカソ
ード電極膜１０のクリコン酸化膜９上の広幅の鉋在部分
とカソード引出電極３の広幅部分３ａの固着領域を示し
ている。カソード引出Ｔｊｔ ４ｔｉ ３の立上り部３
ｂは広幅部分３ａと同幅にされている。ゲート引出電極
４の立上り部分４ａは低抵抗接触している部分とほぼ同
じ幅であり広幅部分は設けられていない。両引出電極３
．４は立上り部分３ｂ、４ａの延長側で各々橋絡されて
いる。
ターンメン、ターンオフ動作ｉ［来＋７Ｍ−トターンオ
フサイリスタのものと変らないので説明は省ｌｌ＋６す
る。
フサイリスタのものと変らないので説明は省ｌｌ＋６す
る。
主電流はカソード引出電極３を分流するが立上り部３１
）は広幅部分３ａと同幅となっているので同厚であって
も、応力集中はなく、又電流集中はない。特に過電流通
流時に立上すｆｆ１３ｂでの温度上昇は低く抑えられる
。ｎＥ層幅３００μｍ１カソード電極膜幅２８０ｔｔｍ
ｓ カソード引出型極厚３５μｍ１広幅部分および立上
り部幅３５０μ＋１１とした時、ｌ、５ｍｇ正弦半波を
流した時の立上り部の溶断電流はピーク電流値で１０Ｏ
Ａであり、過電流耐量は従来例に対して２倍向上してい
た。
）は広幅部分３ａと同幅となっているので同厚であって
も、応力集中はなく、又電流集中はない。特に過電流通
流時に立上すｆｆ１３ｂでの温度上昇は低く抑えられる
。ｎＥ層幅３００μｍ１カソード電極膜幅２８０ｔｔｍ
ｓ カソード引出型極厚３５μｍ１広幅部分および立上
り部幅３５０μ＋１１とした時、ｌ、５ｍｇ正弦半波を
流した時の立上り部の溶断電流はピーク電流値で１０Ｏ
Ａであり、過電流耐量は従来例に対して２倍向上してい
た。
第３図に示すように、カソード電極膜１ｏの延在部分゛
直下にはｎ２層５の広１１（肩部分５ａが設けられてい
る。シリコン酸化膜９にピンホールが１らっても、カソ
ードＦ成極膜１０は１１ｆｉ）・１９５に１＆するだけ
でちるのでゲート信号が［）ｎ層６のみを介しＣ流れる
ことはない。又、ｎＥＪ斉５の広幅部分５ａ直下にはｐ
Ｅ Ｊ：Δ８が設けられておらず、広幅部分直下は４
層サイリスク構造となっていないので、広幅部分直下で
ターンオフ時に電流集中を起すことはない。
直下にはｎ２層５の広１１（肩部分５ａが設けられてい
る。シリコン酸化膜９にピンホールが１らっても、カソ
ードＦ成極膜１０は１１ｆｉ）・１９５に１＆するだけ
でちるのでゲート信号が［）ｎ層６のみを介しＣ流れる
ことはない。又、ｎＥＪ斉５の広幅部分５ａ直下にはｐ
Ｅ Ｊ：Δ８が設けられておらず、広幅部分直下は４
層サイリスク構造となっていないので、広幅部分直下で
ターンオフ時に電流集中を起すことはない。
訟面安定化膜にピンボールのノＬ−配がないのであれば
、１ｇ層には第５図に示すように広１１−６部分を設け
なくてもよい。また、ｐ、、層８（・よド面全体に露出
していてもよい。
、１ｇ層には第５図に示すように広１１−６部分を設け
なくてもよい。また、ｐ、、層８（・よド面全体に露出
していてもよい。
第３図に示す断面（、′４造を持っている時、第６図に
示すように口Ｅ ）ｄ ５は広幅部分５ａで互に接続さ
れていてもよい。この時、カソード引出ｔｂ、 極３は
広幅部分５ａの形になったカソード電極膜１０の延在部
分と固着されていてもよい。
示すように口Ｅ ）ｄ ５は広幅部分５ａで互に接続さ
れていてもよい。この時、カソード引出ｔｂ、 極３は
広幅部分５ａの形になったカソード電極膜１０の延在部
分と固着されていてもよい。
実施例はゲートターンオフサイリスタで示しているが、
微細電極構造を持つものであれば、機種の別なく本発明
は適用できる。
微細電極構造を持つものであれば、機種の別なく本発明
は適用できる。
以上説明したように本発明によれば過ｔ＋ｊ−流耐量の
大きい半導体装置を得ることができる。
大きい半導体装置を得ることができる。
第１図は本発明の一実施例を示す斜視図、第２図は第１
図の実施例で用いられたシリコン基体の断面斜視図、第
３図は第１図の実施例の縦断面図、第４図は第１図の実
施例の部分的平面図、第５図第６図はそれぞれ他の実施
例を示す縦断面図および部分的平面図である。 １・・・シリコン基体、２・・・アノード電極膜、３・
・・カソード引出電極、３ａ・・・延在部分、３１）・
・・立上り部、４・・・ゲート引出電極、４ａ・・・立
上り部、５・・・１ｇ層、５ａ・・・広幅部分、６・・
・ｐｇ層、７・・・ｎｕ層、８・・・９８層、９・・・
シリコン酸化膜、１０・・・カソード電極膜、１１・・
・半田。 代理人 弁理士 高橋明夫 第 ｌ 図 第 ２ 図 ７ 第 ３ 図 第 ４ 図 ／ ３α 第 Ｓ 口 第 ろ し弓
図の実施例で用いられたシリコン基体の断面斜視図、第
３図は第１図の実施例の縦断面図、第４図は第１図の実
施例の部分的平面図、第５図第６図はそれぞれ他の実施
例を示す縦断面図および部分的平面図である。 １・・・シリコン基体、２・・・アノード電極膜、３・
・・カソード引出電極、３ａ・・・延在部分、３１）・
・・立上り部、４・・・ゲート引出電極、４ａ・・・立
上り部、５・・・１ｇ層、５ａ・・・広幅部分、６・・
・ｐｇ層、７・・・ｎｕ層、８・・・９８層、９・・・
シリコン酸化膜、１０・・・カソード電極膜、１１・・
・半田。 代理人 弁理士 高橋明夫 第 ｌ 図 第 ２ 図 ７ 第 ３ 図 第 ４ 図 ／ ３α 第 Ｓ 口 第 ろ し弓
Claims (1)
- 【特許請求の範囲】 ■、半導体基体の一生表面に第一導電型の第一半導体層
と第二導電型の第二半導体層が鱈出し、第一半導体層は
短冊状で周囲ｆ：第二半導体層によって取囲まれており
、少なくとも第一半導体層の一部を除いて両生導体層が
形成したｐｎ接合近傍と第二半導体層は表面安定化膜で
覆われており、上記第一半導体層の露出部および表面安
定化膜上に第一半導体層に対する低抵抗接触金属膜が設
けられ、この金属膜にろう拐を介して引出電極が固着さ
れ、金属膜の表面安定化膜上の部分およびこの部分に固
着されている引出電極の一部とその立上り部はそれぞれ
上記第一半導体層の露出部上の他の部分よりも広幅にさ
れていることを特徴とする半導体装置。 ２、上記第１項において、短冊状の第一半導体層は複数
条設けられ、互に平行に配置されており、引出電極は立
上り部分の延長側・で橋絡されていることを特徴とする
半導体装置。 ３・上記第１項において、半導体基体番第二半導体層に
隣接する第一導電型の第三半導体層および第三半導体層
に隣接する第二導電型の第四半導体層を有し、第三半導
体層および第四半導体層は半導体基体の一生表面に対向
した他の主表面に露出し、第一半導体層は金属膜の表面
安定化膜上の広幅部分の直下の領域にも設けられており
、第四半導体は金属膜の表面安定化膜上の広幅部分の直
下の領域には設けられていないこと全特徴とする半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58110790A JPS604247A (ja) | 1983-06-22 | 1983-06-22 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58110790A JPS604247A (ja) | 1983-06-22 | 1983-06-22 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS604247A true JPS604247A (ja) | 1985-01-10 |
Family
ID=14544695
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58110790A Pending JPS604247A (ja) | 1983-06-22 | 1983-06-22 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS604247A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63268646A (ja) * | 1987-04-27 | 1988-11-07 | Dainippon Printing Co Ltd | 印刷条件設定システム |
| US8695815B2 (en) | 2009-09-25 | 2014-04-15 | Toshiba Mitsubishi-Electric Industrial Systems Corporation | Housing frame of electrical apparatus |
-
1983
- 1983-06-22 JP JP58110790A patent/JPS604247A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63268646A (ja) * | 1987-04-27 | 1988-11-07 | Dainippon Printing Co Ltd | 印刷条件設定システム |
| US8695815B2 (en) | 2009-09-25 | 2014-04-15 | Toshiba Mitsubishi-Electric Industrial Systems Corporation | Housing frame of electrical apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3382172B2 (ja) | 横型絶縁ゲートバイポーラトランジスタ | |
| JP2973588B2 (ja) | Ｍｏｓ型半導体装置 | |
| JPH04146674A (ja) | 半導体装置及びその製造方法 | |
| JPH0846193A (ja) | 半導体装置 | |
| JP3165480B2 (ja) | ターンオフサイリスタ | |
| JP2946750B2 (ja) | 半導体装置 | |
| JPH049378B2 (ja) | ||
| JPS604247A (ja) | 半導体装置 | |
| JP3008182B2 (ja) | 半導体素子のボディ・コンタクト構造 | |
| Robb et al. | Current sensing in IGBTs for short-circuit protection | |
| JP2940399B2 (ja) | 半導体装置 | |
| JP7294149B2 (ja) | 半導体装置 | |
| JP2504498B2 (ja) | 半導体装置 | |
| JP2881907B2 (ja) | 電力用半導体装置 | |
| JPS5914671A (ja) | 増巾ゲ−トサイリスタ装置 | |
| JPH0534116Y2 (ja) | ||
| JPH0142636B2 (ja) | ||
| JPS6231166A (ja) | ゲ−ト埋込形半導体素子 | |
| JP2797890B2 (ja) | 複合半導体装置 | |
| JPS59219963A (ja) | ゲ−トタ−ンオフサイリスタ | |
| JPH01235272A (ja) | 半導体装置 | |
| JP2000294765A (ja) | 半導体制御整流素子 | |
| JP3085482B2 (ja) | サージ防護素子 | |
| JPH0575143A (ja) | 静電誘導半導体装置 | |
| JPS62274650A (ja) | サイリスタ装置 |