JPS6043542B2 - 情報処理装置 - Google Patents

Description

【発明の詳細な説明】 本発明は、バッファメモリを備えた中央処理装置と主記
憶装置とを有する情報処理装置に関ち、特に、主記憶装
置への部分書込み制御に関するものである。

一般に、この種の情報処理装置では、性能向上のために
、部分書込みの要求が出された時、対応するブロックが
バッファメモリ上に存在すれば、その対応するブロック
を読出して、該読み出されたデータと部分書込みのデー
タを編集したデータとで全書込み指定に変換して主記憶
装置へのアクセスを要求するようになつている。

この時従来の装置では、全書込みに変換するためにバッ
ファメモリを読み出す時に障害があつてもそのまま全書
込みを行つていたため、バッファメモリの障害が主記憶
装置へ伝搬してしまう。したがつて、部分書込みを全書
込みに変換して主記憶装置に書込みを行なうとき、バッ
ファメモリに障害があると、主記憶装置の内容が保障さ
れなくなるという欠点があつた。

本発明の目的は、部分書込みを全書込みになおすために
バッファメモリを読み出した時に障害が検出されたら、
全書込みを再び部分書込みにもどして主記憶装置へアク
セス要求を出すようにすることにより上記欠点を解決し
、バッファメモリの障害が主記憶装置へ伝搬しないよう
にした装置を提供することにある。

本発明によれば、バッファメモリを備えた中央処理装置
と主記憶装置とを有する情報処理装置において、上記主
記憶装置への部分書込要求が起き１たときに該メモリア
ドレスの示す上記主記憶装置上のデータの写しが上記バ
ッファメモリ上に存在するか否かを検出する検出回路と
、該検出回路により存在が検出されたとき上記バッファ
メモリから読出された該データと部分書込指定ビットを
編丁集したデータとで上記主記憶装置に対して全書込を
行なうことを指定する回路と、該バッファメモリからの
読出しデータの障害及び読出しに付随した障害を検出す
る障害検出回路と、上記主記憶装置に対して全書込みを
行なうためにバッファメモリを読出した時に該障害検出
回路により障害が検出された場合全書込み指定ビットを
再び部分書込みにする回路とを、上記中央処理装置が備
えていることを特徴とする情報処理装置が得られる。

次に、本発明の一実施例について、図面を参照して詳細
に説明する。第１図に示した本発明の一実施例において
、１００が中央処理装置である。

主動作部１１０は、主記憶装置１６０またはバッファメ
モリ制御機構１２０へのアクセスを行なう時、アドレス
をバッファメモリアドレスレジスタ１２１に与え、アク
セス要求が書込みのとき書込みデータをデータレジスタ
１２２に与えるとともに書込バイト位置指定レジスタ１
２３に書込み指定信号を与えてアクセスを要求する。書
込みバイト位置指定レジスタ１２３は、主記憶書込みバ
イト位置指定レジスタ１４３と同じ構成であり、アクセ
ス単位のデータ中書込むべき部分をバイト単位でそれぞ
れ指定する情報と、全書込みか否かを指定する情報とを
含んでいる。バッファメモリを含むバッファメモリ制御
機構１２０は、バッファメモリアドレスレジスタ１２１
に設定されたアドレスの対応するブロックがバッファメ
モリ内に存在するかどうか調べ、存在する時にはアクセ
スが読出し要求なら主動作部１１０にブロックのデータ
を返し、書込みなら変換回路１３０にブロックのデータ
を送る。

変換回路１３０は書込みバイト位置指定レジスタ１２３
の内容を調べて、この内容が部分書込みを指定しており
、対応するブロックのデータがパーツファメモリ制御機
構１２０から送られて来ている時には部分書込みを指定
されていないバイトの情報をバッファメモリ制御機構１
２０からのブロックの対応するデータに置換する操作を
行なつて主記憶装置書込みデータレジスタ１４２に設定
３し、主記憶書込み指定レジスタ１４３の内容を全書込
み指定に変換してから、主記憶アドレスレジスタ１４１
に設定されたアドレスで主記憶アクセス制御部１５０に
対してアクセス要求を出す。

また書込みバイト指定レジスタ１２３が部分書込み４を
指定していても対応するブロックのデータがバッファメ
モリ制御機構１２０から送られて来ていない時には、主
記憶書込みバイト指定レジスタ１４３には書込みバイト
位置指定レジスタ１２３の内容をそのまま設定して部分
書込みのアクセス要求を出す。一方障害検出回路１２４
は、バッファメモリ制御機構１２０がバッファメモリア
ドレスレジスタ１２１に設定された内容をアドレスとし
て用い、バッファメモリに対応するブロックが存在して
バッファメモリからデータを読み出す時に障害が発生し
たかどうかを監視している。

前述のような方法で部分書込みを全書込みに変換してい
る時にバフツフアメモリの読出しに関する障害が発生す
ると、主記憶書込みデータレジスタ１４２には誤つた内
容のデータが設定されてしまうため、このまま主記憶ア
クセス制御部１５０に全書込み要求を出すと先の誤つた
データがそのまま主記憶装置１６０に設定されてしまう
。そこで障害検出回路１２４により障害が検出されると
、主記憶書込みバイト位置指定レジスタ１４３への全書
込み指定を再びもとの部分書込みに変換し、さらに書込
みに必要な部分を正常な部分書込みデータの保持され”
ている書込みデータレジスタ１２２から主記憶書込みデ
ータレジスタ１４２に設定し、バッファメモリの障害が
書込データに伝播しないようにして主記憶アクセス制御
部１５０には部分書込みの要求を出すことにより、主記
憶装置１６０には正常なデータを書込むことができる。
この時障害検出回路１２４は、障害の起きたことを示す
フリップフロップ１２５をセットして主動作部１１０に
報告する。

主動作部１１０はこの報告をうけとると現在実行中の命
令の処理完了までこのことを保留し、命令処理完了後に
次の命令の実行を抑止し障害処理ファームウェアの起動
を行なう。上記ファームウェアは、バッファメモリ上の
すべてのデータをクリアしてエラーの消却を行ない、同
時に障害の起きたことを示すフリップフロップ１２５を
リセットする。

なお、１つの命令の実行中に同一データのアクセスが２
回以上起こることがあるため上記の障害検出回路１２４
で障害が検出された時、以後のバッファメモリへのアク
セスを禁止して、アクセスは主記憶装置１６０のみに対
して行なうように構成することもできる。

本発明には以上説明したように、部分書込みを全書込み
に変換する際にバッファメモリの障害を検出することに
よつて再び部分書込みにもどすように構成することによ
り、バッファメモリで障害が起きても障害はバッファメ
モリ内だけにとどまり、命令を正常に実行できるという
効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図である。 第１図において、１００・・・中央処理装置、１１０・
・・主動作部、１２０・・・バッファメモリを含むバッ
ファメモリ制御機構、１２１・・・バッファメモリアド
レスレジスタ、１２２・・・書込みデータレジスタ、１
２３・・・書込みバイト位置指定レジスタ、１２４・・
・障害検出回路、１２５・・・フリップフロップ、１３
０・・・変換回路、１４１・・・主記憶アドレスレジス
タ、１４２・・・主記憶装置込みデータレジスタ、１４
３・・・主記憶書込みバイト位置指定レジスタ、１５０
・・・主記憶アクセス制御部、１６０・・・主記憶装置
。

Claims (1)

【特許請求の範囲】
1. １ バッファメモリを備えた中央処理装置と主記憶装置
   とを有する情報処理装置において、上記主記憶装置への
   部分書込要求が起きたときに該メモリアドレスの示す上
   記主記憶装置上のデータの写しが上記バッファメモリ上
   に存在するか否かを検出する検出回路と、該検出回路に
   より存在が検出されたとき上記バッファメモリから読出
   された該データと部分書込指定ビットを編集したデータ
   とで上記主記憶装置に対して全書込を行なうことを指示
   する回路と、該バッファメモリからの読出しデータの障
   害及び読出しに付随した障害を検出する障害検出回路と
   、上記主記憶装置に対して全書込みを行なうためにバッ
   ファメモリを読出した時に該障害検出回路により障害が
   検出された場合全書込み指定ビットを再び部分書込みに
   する回路とを、上記中央処理装置が備えていることを特
   徴とする情報処理装置。