JPS6044679B2

JPS6044679B2 - 音声合成制御装置

Info

Publication number: JPS6044679B2
Application number: JP56175103A
Authority: JP
Inventors: 秀雄吉田; 久男国田
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1981-10-30
Filing date: 1981-10-30
Publication date: 1985-10-04
Also published as: JPS5876895A

Description

【発明の詳細な説明】本発明は、音声電卓、音声時計等の音声機器に於て音声
合成を行う音声合成制御装置に係り、特に、音声合成の
ための音声データと該音声データを使用して音声合成を
行う制御プログラム及び他の制御プログラムを貯えるＲ
ＯＭを用い、このＲＯＭ内の制御プログラムのステップ
位置を示すプログラムカウンタとは独立して、音声デー
タのアドレスを示すデータポインタを設けたことを特徴
とする音声合成制御装置を提供するものてある。

従来の音声合成制御装置は、音声合成のためのもととな
る音声データと、この音声データを使用して音声合成を
行う制御プログラムとは、それぞれ別々の専用のＲＯＭ
に収めて用いる構成であつたが、本発明はこれらを同一
のアドレス空間上に配置することが基本的に異なるとこ
ろてある。

ところが、音声合成制御は音声の性質上高速で演算する
必要があつて、ただ単に同一アドレス空間上に配置した
だけでは、音声データを読み出しつつ演算を行うことは
できない。本発明は、音声データを読み出す場合、その
アドレスをデータポインタにセットして、ＲＥＡＤ命令
を実行することによつて、音声データを読み取り、また
音声合成制御プログラムの各ステップを実行する場合は
、プログラムカウンタに従つて命令を実行するものてあ
る。

以下、図面を参照しながら詳細に説明する。

第１図は本発明を実施した音声電卓の概略構成を示すブ
ロック図である。図に於て、ＶＣは１チップＬＳＩて構
成されるコントローラであり、キー入力、演算、表示及
び音声合成等の制御を行う。

このコントローラＶＣは各種外部接続端子を備えている
。Ａはアドレスバス、Ｄはデータバス、ＣＥはチップイ
ネーブル信号ラインてあり、外部ＲＯＭＭに接続されて
いる。ＤＡは音声信号出力ラインであり、増幅回路ＡＭ
Ｐに接続されている。この増幅回路ＡＭＰの出力ライン
にスピーカＳＰが接続されている。ま・た、Ｆ、は増幅
回路ＡＭＰの電源のオン・オフを制御する信号をＡＭＰ
へ出力するポートの１端子である。Ｔはキーストローブ
信号出力ライン、にはキーリターン信号入力ラインであ
り、キー入力装置ＫＥＹに接続されている。Ｈはコモン
信号ライ、ン、Ｓはセグメント信号ラインであり、液晶
表示装置ＤＩＳＰに接続されている。外部ＲＯＭ、Ｍに
は電卓として動作させるメイン・プログラムと音声デー
タとが記憶されている。

また、コントローラＶＣは、リード・オンリー・メモリ
（ＲＯＭ）、リード・ライト・メモリ（ＲＡＭ）、演算
制御回路等を内蔵し、この内蔵ＲＯＭには音声合成制御
のプログラムが記憶されている。このような構成である
ため、コントローラＶＣは音声合成機器のコントローラ
として汎用性をもつ。

すなわち、機器が異なり、音声出力すべき言葉が変わり
、また仕様が異なる場合であつても、外部ＲＯＭの記憶
内容を変え、キートツプの表示を変え、表示部のセグメ
ント構成を変えるだけで、コントローラそのものは何ら
変更することなく使用することもできる。第２図は上記
コントローラＶＣのシステム構成を示す図である。

図に於て、ＲＭは音声合成制御を行うためのアルゴリズ
ム（処理プログラム）を記憶するＲＯＭであり、１６ビ
ツト５１２ステツプの容量をもつ。

Ａ１〜Ａｌ４は外部ＲＯＭへアドレス信号を出力する。
アドレス信号出力端子であり、Ｄ１〜Ｄ８は外部ＲＯＭ
よりデータを読みこむためのデータ信号入力端子である
。ＰＣはプログラムカウンタ、ＤＰはデータポインタで
ある。ＰＣは内蔵パ０ＭＲＭのアドレス指定及び外預沢
０Ｍのメイン・プログラム記憶領域のアドレス指定を行
う。一方、ＤＰは外刊沢０Ｍの音声デミタ記憶領域のア
ドレス指定を行う。ＲＡＭはリード・ライト・メモリで
あり、８ビツト×６４＝５１２ビツトの容量をもち、音
声合成制御のために使用される領域Ｒ１、電卓演算のた
めに使用される領域Ｒ２及び表示用の領域Ｒ３があ．る
。表示用の領域の各ビツトは液晶表示装置の各セグメン
トに対応しており、この領域に表示パターンを書き込む
ことによつて、そのパターンの表示が行われる。ＢはＲ
ＡＭのアドレスレジスタである。ＲＡＭのある領域をサ
ブルーチン用のスタツクとして使用する場合があるが、
ＳＰはその位置を示すスタツクポインタである。，Ａｌ
．Ｕは、内部データバスＤＢの信号、内蔵ＲＯＭＲＭよ
り出力される信号、アキユムレータＡＣＣより出力され
る信号に対して算術論理演算を行う演（算回路である。

また、ＪＦは判別用フリツプフロツプ、ＨＦはハーフキ
ヤリ一（４ビツト目からのキヤリ一）フリツプフロツプ
、ＣＦはキヤリーフリツプフロツプである。ＩＤはイン
ストラクシヨン●デコーダであり、内蔵只０ＭＲＭより
出力される上位８ビツトのオペコード又は外刊λ０Ｍよ
り出力される命令を解続し、所定のマイクロオーダを出
力する。

はパワー●コントロール部であり、クロックジェネレー
タＣＧの発振●停止やシステムクロツクφ１，φ２の発
生・停止、表示用電源のオン・オフ等の制御を行う。

すなわち、演算中はシステムクロツクφ１，φ２が出力
され、システムノ全体が動作する。また、表示中状態で
はシステムクロツクの発生を停止させることにより、表
示制御部のみを動作させる。このＬＳＩはＣ−ＭＯＳて
構成されているため、システムクロツクの停止により電
力消費を低く押えることができる。。。はこ・の？Ｉの
マイナス電源端子、ＧＮＤは接地端子である。ＣＧｌ，
ＣＧ２はクロックジェネレータＣＧを発振させるための
抵抗或いはセラミツクフイルタを接続する端子である。
因みに、この発振周波数は１３１ｋＨｚである。０ＳＣ
は時計機能のためのオシレータであり、この発振波形は
分周回路ＤＩＶにて分周される。

Ｘｌ，Ｘ２は水晶発振子を接続する端子である。分周回
路ＤＩＶの入力はＰＬＡで構成されており、クロックジ
ェネレータＣＧｌオシレータ０ＳＣの何れかの出力を分
周することになる。分周回路ＤＩＶの最終段からは１秒
信号Ｓ１が出力される。ＢＰは液晶表示装置のコモン信
号発生回路であり、Ｈ１〜氏はコモン信号出力端子であ
る。

また、ＢＰはＲＡＭの表示用領域Ｒ３のアドレス信号も
出力する。ＳＢは液晶表示装置へセグメント信号を出力
するセグメントバツフアであり、Ｓ１〜Ｓ２５はセグメ
ント信号出力端子である。Ｋ，は６ビツトの入力ポート
であり、Ｋ１〜Ｋ６はキー入力装置に接続されるキーリ
ターン信号入力端子てある。

また、Ｔ１は８ビツトの出力ポートであり、Ｔ１〜Ｔ８
はキー入力装置に接続されるキーストローブ信号出力端
子である。更に、Ｆ，は４ビツトの出力ポートであり、
本実施例の場合は、外部ＲＯＭのアドレス信号の最上位
ビツト内容がＦ４より出力される。また、Ｆ１からは上
述したように、増幅回路の電源オン・オフ制御信号が出
力される。ＰはＡＬＵより出力される８ビツトの音声デ
ータをラツチするラツチ回路である。

ＤＡＣはＤ／Ａコンバータであり、ＤＡ，はアナログ化
された音声信号を出力る音声信号出力端子である。ＩＣ
はインピーダンス変換回路であり、Ｄ．ＡｉとＤＡＯ間
に帰還抵抗を接続することにより、外部に簡単な増幅回
路を接続するだけでスピーカを駆動することができる。
ＣＥＯは外部ＲＯＭにチツプイネーブル信号を出力する
端子である。

図示はしていないが、チツプイネーブル信号発生回路が
マイクロオーダによつて動作する。第３図は内蔵只０Ｍ
ＲＭと外部ＲＯＭＭのアトスの関係を示す図である。

内蔵ＢＯＭＲＭは１６ビツト長（１アドレス１６ビツト
）であり、アドレス００００から０１ＦＦまでの領域を
もつ。

一方、外部ＲＯＭＭは８ビツト長であリアドレス０００
０から７ＦＦＦまでの領域をもつ。内蔵ＲＯＭＲＭには
音声合成制御プログラムＶＰが記憶されており、外部Ｒ
ＯＭＭには図のような位置関係で、電卓として機能させ
るためのメイン●プログラムＭＰと音声データＶＤｌ，
ＶＤ２とが記憶されている。前述のプログラムカウンタ
ＰＣは、このＶＰとのプログラム領域のアドレスを指定
し、一方データポインタＤＰは外部ＲＯＭＭの全領域の
アドレスを指定する。

さなわち、外部ＲＯＭＭより音声データを読み込む際は
、データポインタＤＰに、読み込むべき音声データのア
ドレスをセツトし、上記読み込みを行う。また、音声合
成制御のプログラム命令或いはメインプログラム命令を
実行していく際は、プログラムカウンタＰＣにより指定
されたステツプの命令を実行する毎にプログラムカウン
タＰＣの内容をカウントアツプし、順次実行する。音声
合成制御のプログラムは１ステツプが１６ビツトと長い
ため、比較的遅いシステムクロツクであつても、高速演
算が要求される音声合成を行うことができる。

この上位８ビツトはオペコードであり、第２図に示すよ
うなインストラクシヨンデコーダＤに出力され、下位８
ビツトはオペランドであり内部データバスＤＢに出力さ
れる。一方、外部ＲＯＭより読み出された命令は外部デ
ータバスを介して入力され、インストラクシヨンデコー
ダＤに入力される。また、データは内部データバスＤＢ
に入力される。なお、外部にＲ，Ａｒ！４も接続するこ
とができる。

外刊沢０Ｍと同様にアドレスバスとデータバスを共通と
し、チツプイネーブル信号とリード・ライト信号とを出
力ポートＦ，より上記外部ＲＯＭへ出力することによつ
て使用することができる。第４図は外部ＲＯＭより音声
データを読み込む命令についてそのタイムチヤートを示
したものである。この命令は２サイクル命令であり、プ
ログラムカウンタＰＣの内容Ｐ，のステツプにこの命令
があつた場合について示している。

１サイクル目でデータポインタＤＰに音声データ領域の
アドレスがセツトされ、そのデータが取り込まれ、２サ
イクル目で内部データバスに取り込まれる。

その後プログラムカウンタＰＣの内容がカウントアツプ
される。全体の処理手順を示すと第５図のフローチヤー
トのようになる。

すなわち、外ｍ沢０Ｍ内のメインプログラムの実行によ
り、キーの判別、演算、演算結果の表示等の処理を行い
、音声報知を行う場合は、音声出力すべき言葉を示す語
コードをアキユムレータＡＣＣにロードし、音声合成制
御プログラムヘジヤンプ（サブルーチン・コール）する
ことによつて、その言葉の音声報知が行われる。

以上に説明した本発明によれば、システム構成か簡単化
されるきわめて有用な音声合成制御装置を得ることがて
きるものである。

【図面の簡単な説明】

第１図は本発明を実施した音声電卓の概略構成を示すプ
ロツク図、第２図は第１図に示すコントローラのシステ
ム構成を示す図、第３図は同音声電卓に於ける内蔵ＲＯ
Ｍと外部ＲＯＭのアドレスの関係を示す図、第４図は同
音声電卓に於て外部ＲＯＭより音声データを読み込む命
令についてそのタイムチヤートを示す図、第５図は同音
声電卓に於ける処理手順を示すフローチヤートである。

Claims

【特許請求の範囲】

１合成音声作成のためのもととなる音声データと、該
音声データを使用して合成音声を作成するための制御命
令とを記憶するＲＯＭを有し、上記制御命令のステップ
位置を示すプログラムカウンタとは独立して、上記音声
データのアドレスを示すデータポインタを設けたことを
特徴とする音声合成制御装置。