JPS6045809A - 数値制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は数値制御装置に関し、特に複数軸を同期制御す
る場合に各軸の補間演算を同時にスタートさせるための
回路に関するものである。

ＮＣ装置において、複数の制御軸を同期制御する場合、
？＋Ｉｉ間演算のスタートを各軸で同時に行うには、メ
イン・コンピュータからパスラインを通じて各ＮＣボー
ドにスフ−１−信号を与えればよいが、同期させる複数
の制御軸を選択する機能をツイン・コンピュータに持た
せる必要がある。本発明は一つのポートにスター（・指
令を与えるだ４Ｊで。

他のボードも同時にスター１へさせるようにしたもので
ある。

先ず１本発明の実施例に先立ち本発明を適用し得る同期
制御を行うためのパルス分配方式の実施例を第１図につ
いて説明する。

第１図において、（１，＞　（１λ）　−−−−−（ｉ
　ｎ　）はＮＣボードで、Ｘ、Ｙ、Ｚ、Ｕ、Ｖ、　Ｗ−
−−−−−軸等で表れされる各制御軸を制御する制御回
路が設けられている。ボード（１１）にはパルス発生回
Ｖｌ　（２１。

補間演算回路（３）、パルス切り替え回Ｉｉ＋８（４）
及びパルス入出力端子（５，）等が設けられている。パ
ルス切り替え回路（４）はフリップフロップ（６）、イ
ンバータ（７１（８１及びゲー［１（１０）　（１１）
等により図示のように構成されている。他のボーＦ（１
２）〜（Ｉｎ）もボード（１１）と同一構成されており
それぞれパルス入出力端子（５２）〜（５ｎ）が設けら
れている。

尚、（１２）はハスラインである。

本実施例は複数の制御軸を同期させて動作させる場合、
この複数の制御軸の一つを主軸とし他を従軸と成し、主
軸を制御するボード内に設けられたパルス発生回路から
得られるパルスを、複数の制御軸の共通の指令パルスと
して用いるようにしたものである。

例えはホード（１１）で制御される制御軸を主軸とし、
ボーＩ・　（１１）〜（１１）で制御される制御軸を従
軸とする。この場合はホード（１１）におけるフリップ
フロップ（６）の出力をＱ、＝ｒｉＪ、Ｑニー［０−１
に設定すると共にボード（１２）〜（１１）におりるフ
リップフロップ（６）の出力をＱ、＝ｒＯＪ。

Ｑ２＝　Ｉ−１，Ｊに設定する。これによってホード（
１１）におけるケート（９１（１１）が開かれ、ゲー１
−（１０）か閉ざされる。従ってパルス発生回路（２）
から出力される指令パルスＦＰがゲート（１１）を通っ
て補間演算回路（３）に供給されると共に、ゲート（９
）を通って端子（５１）から外部に出力される。一方。

ボード（１２）〜（１１）においては、ゲー１−（１０
）が開かれゲー［１（１１）が閉ざされる。従って。

これらのボード（ＩＩ）〜（ＩＩ）のパルス発生回路（
２）からのパルスＦＰはゲー）（１１）で阻止される。

そしてボーＦ’（１１）の醋１子（５１）から出力され
たパルスＦＰがハスライン（１２）を通して端子（５２
）〜（５１）からホード（１ｚ）〜（１１）に入力され
、さらにゲート（１０）を通して補間演算回路（３）に
供給される。以上によれば、ホード（１１）〜（１１）
の補間演算回路（３）が、ホード　（１１）のパルス発
生回路（２）から得られるパルスＦＰを共通の指令パル
スとして動作される。これによって各制御軸を互いに同
期させて制御することかできる。

またこの同期制御とは別に例えばホード（１ｎ）で制御
される制御軸を単独で制御する場合は、このホード（１
ｎ）におけるフリップフロップ（６）の出力をＱ、　−
ｒｏｂ、Ｑ２−ｒＯｊに設定する。これによってゲート
（１１〉が開きケート（９１（１０）が閉ざされるので
、このホー）”（Ｉｎ）の補間演算回路（３）には、こ
のボード（１ｎ）のパルス発生回路（２）から得られる
パルスＦＰが供給される。尚、各ホーＦ’（１，）〜（
１ｎ）のフリップフロップ（６）の出力の設定ム：］、
各ボード内にそれぞれ設けられたザブ・コンピュータ（
図示せず）の指示に基づいて行われる。

以上によれば、ポート（１，）〜（ｉｎ）のう′らの（
１、位の枚数のボードを同期させて動作させることかで
きると共に、任意のボードを単独に動作させろことがで
きる。また単にボードの数を増加するたりて制御軸の数
を増やすことができる。従って。

従来のＮＣ装置に比べて設定し得る制御モードのパター
ンが自由になると共に、制御モードの数の増減も簡単に
なり、柔軟性に冨んだ制御を行うことができる。

次に同期制御される複数のボードにおける補間演算動作
を同時にスタートさせるための本発明によるスイッチ回
路の実施例について第２図と共に説明する。

第２図においてポー１”（１，）〜（１ｎ）にはスフ−
１−信号切り替え回路（１３）　、サブ・コンピュータ
（１４）及び補間演算回路（３）が設けられている。

スタート信号切り替え回路（］３）ばフ（ナツプフロッ
プ（１５）　、スイッチ回路（１６）及びインバータ（
１７）　（１Ｂ）　（１９）等で構成されている。また
各ホード（１１）〜（１ｎ）にはスター１−信号の入出
力端子（１９１）〜（１９ｎ　）か設けられている。

上記構成において１例えはホード（］１）〜（１１）を
同期させる場合５例えばボード（１１）のスイッチ回路
（１６）の接点ａとす、ｂとＣ，Ｃとｄを接続する。即
ち２図の、１．、　Ｊ−１で示す接続状態と成す。

これと共に他のホード（１，）〜（１１）のスイッチ回
路（１６）はＪ３で示す接続状態と成す。次にこの状態
において、メイン・コンピュータ（図示せず）からハス
ライン（１２）を通してポー１”（１１）にスタート指
令信号を加える。この信号によってこのホード（１１）
のフリップフロップ（１５）がトリガされ、そのＱ３出
力がスタート信号ＳＴ、としてインバータ（１７）、ス
イッチ回路（１６）及びインバータ（１８）　（１９）
を介してザブ・コンピュータ（１４）のＮＭＩ端子（マ
スク不能割り込み端子）に加えられる。ごれと共に上記
信号ＳＴ、ばスイッチ回路（１６）の接点すからり１コ
）子（１９，）を介して外部に出力される。この外部出
力された信号ＳＴ）ばハスライン（１２）を通じて他の
ホード（１７）〜（１ｊ）の端子（１９λ）〜（１９ｉ
　）から入力され、スイッチ回路（」６）の接点すから
インバータ（１８）（１９）を介してサブ・コンピュー
タ（１４）のＮＭＩ端子に加えられる。

、１６−−ド（１）〜（１１）の各ザブ・コンピュータ
（−１４）は信号ＳＴ、を受６ノると直らに補間演算回
路（３）に演算スタート信号ＳＴ、を送る。

また例えばボード（１ｎ）のスイッチ回１２＆（１６）
をＪ、で示す接続状態として置けば、このボード（１ｎ
）には外部から信号ＳＴ、が入力されることがなく、ま
たごのホード（Ｉｎ）から外部に信号ＳＴ１が出力され
ることもない。従って、このボード（１ｎ）を単独で動
作させることができる。

以」−によれは、同期制御される複数のボードの・うら
の任意の一つにスタート指令を与えるだけで。

全てのホー　トの補間演算を同時にスタートさせること
ができると共に、任意のボードを単独に動作させること
ができる。

次に各ホード内のサブ・コンピュータのメモリーを外部
のメイン・コンピュータによりアクセスするようにした
実施例について述べる。

ＮＣ装置においては、ボード内のサブ・コンピュータに
附属するＲＡＭ、ＲＯＭ等のメモリーを外部から参照し
て１例えばメモリーを読みだしてデータを確認したり、
あるいはメモリーに新しいデータを書き込んだりする必
要がある場合がある。

上記メモリーをメイン・コンピュータを用いて容易にア
クセスするための方法を以下に述べる。

（１）、まず、メモリーのアドレスカウンタに参照すべ
きアドレスをセントする。

（２）１次にメイン・コンピュータからサブ・コンピュ
ータに対して　Ｂｕｓ　ＲＥＱＵＥＳＴ　をかげてＢＵ
Ｓ　Ａ（：Ｋを待つ。

（３）、Ｂ［ＩＳ　ＡＣＫを受けたら、ＩＮ命令を出し
てメモリーのセットされたアドレスを読みだしてデータ
を得る。又はＯＵＴ命令を出してメモリーのセノ［・さ
れたアドレスにデータを書き込む。

（４）、データの０１力又は入力が終了したらＢＵＳ−
１ｌＩｌｌＵＥ訂をリセットして、メモリー及びアドレ
スカウンタの使用権を再びサブ・コンピュータに移す。

以」−によれはザブ・コンピュータのメモリーア（レス
空間の使用権を一旦メイン・コンピュータ６、二移し、
その間にデータの入出力を行うことができる。制御軸の
動作はパルス発生回路＋２＋、　？＋ｌｉ間演−Ｘ７−
回［ｉ３　（３ｊ等所定の回路の動作によって行われ、
この間サブ・コンピュータは停止している。従って制御
軸で一つの動作か行われている間に、前述のようにして
メモリーアドレス空間をメイン・コンピュータにより、
参照して、そのデータを確認したり、あるいは次の制御
動作のデータを書き込んだりすることを容易に行うこと
ができる。

第３図はボードの回路構成の実施例をホード（１１）を
例として示すものであり、第１図及び第２図と対応する
回路には同一符号を付しである。

第３図において、ハスライン（１２）、メイン・コンピ
ュータ（２０）及びこのメイン・コンピュータ（２０）
に附属するＲＡＭ　（２１）　、　ＲＯＭ　（２２）を
除く部分がホー１”（１，）をしめず。ポ〜Ｆ（１，）
には前述したパルス発生回路（２）、パルス切り替え回
路（４）、補間演算回路（３）、スタート信号切り替え
回路（１３）及びサブ・コンピュータ（１４）等が設け
られ、またサブ・コンピュータ（１４）のハスライン（
２３）が設けられている。（２４）は偏差カウンターで
、補間演算回路（３）で演算されたパルスと工作機械か
らのフィードバックパルスＦ　Ｂとの差を示す信号を得
る。この信号は出力切り替え回路（２５）を介してｌ）
／、Ａ変換器（２６）でアナログ制御電圧に変換され、
この制御電圧によりモータか制御される。（２７）は原
点位置決め回路、（２８）はザブ・コンピュータ（１４
）の劃り込めコントローラ、（２９）はテイシタル入力
回路、（３０）はメイン・コンピュータ（２０）の割り
込みコン１−ローラ、（３１）はザフ゛・コンピュータ
（］４ンのＲＡ　Ｍ’　。

（３２）はザブ・コンピュータ（１４）のＲＯＭ。

（３３）はアドレスカウンタ、（３４）はディジタル出
力回路である。

この第３図の回路においては、前述したようにメイン・
コンピュータ（２０）により、ＲＡＭ　（３１）及びＲ
ＯＭ（３２）をアドレスカウンタ（３３）を用いて参照
することができるが、この他にパルス発生回路（２）、
補間演算回路（３）等の所定の回路にアドレスを与えて
置いて、これらの回路をメイン・コンピュータ（２０）
によりアドレスカウンタ（３３）を用いて参照するよう
にしてもよい。このようにメイン・コンピュータ（２０
）により入出力アドレス空間を参照する機能を持たせる
ことによって。

上記所定の回路の状態を調べたり、あるいは所定回路に
直接データを入力したりすることができる。

例えばオーバーランの停止をメイン・コンピュータによ
り制御することができる。

本発明は、ボード内に、スタート信号発生回路と、この
スタート信号発生回路から得られるスター１−信号を外
部に出力することを選択するとともに出カスタード信号
と外部から供給されるスター１〜信号とを選択して上記
ボード内に設けられたコンピュータに供給するスタート
信号切り替え回路とを設けたことにより、複数軸を同期
制御する場合に、一つのボードにスター１−指令を与え
るだけで他の同期させるホードの補間演算動作を同時に
スタートさせることができる。

【図面の簡単な説明】

第１図は本発明を適用し得るパルス分配方式の実施例を
示すブロック図、第２図は本発明によるスタート回路の
実施例を示すブロック図、第３図は本発明を含むＮＣホ
ードの実施例を示すブロック図である。 なお２図面に用いた符号において。 （１１）　〜（ｉｎ）　−−−Ｎ　Ｃボート（３）　−
−−−−−−−−−−−−−−−−一補間演算回路（１
３）−−・−一一−−−−−−−−−−−−スタート信
号切り替え回路（１５）　−−−−−−−−−−−−−
フリップフロップ（１９，）〜（１９ｎ　） −−−−−−−−−−−−−−−−−−スタート信号入
出力端子である。

Claims (1)

1. 【特許請求の範囲】 制御軸を制御する制御回路に、外部からの指示により駆
   動されるスタート信号発生回路と、このスター！・信号
   発生回路から得られるスタート信号を外ｑ１；に出力す
   ることを選択すると共に上記スターＩ・信号と外部から
   供給されるスタート信号とを選択して上記制御回路に設
   けられたコンピュータに供給するスタート信号切り替え
   回路とを設け。 旧記コンピュータが上記スタート信号に基づいて補間？
   ｉｉｊ　Ｗ、回路を駆動するようにしたことを特徴とす
   る数値制御装置。