JPS6048780B2 - マルチタイマ装置 - Google Patents
マルチタイマ装置Info
- Publication number
- JPS6048780B2 JPS6048780B2 JP55143327A JP14332780A JPS6048780B2 JP S6048780 B2 JPS6048780 B2 JP S6048780B2 JP 55143327 A JP55143327 A JP 55143327A JP 14332780 A JP14332780 A JP 14332780A JP S6048780 B2 JPS6048780 B2 JP S6048780B2
- Authority
- JP
- Japan
- Prior art keywords
- timer
- operation instruction
- interrupt
- timer interrupt
- main device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
- G06F9/4825—Interrupt from clock, e.g. time of day
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
- Communication Control (AREA)
Description
【発明の詳細な説明】
この発明は、通信制御装置等に接続され、無交信状態、
相手端末の動作監視等に使用されるマルチタイマ装置に
関するものである。
相手端末の動作監視等に使用されるマルチタイマ装置に
関するものである。
従来、複数の回線を制御する通信制御装置には、通信状
態の監視を行うために、複数のタイマが必要である。
態の監視を行うために、複数のタイマが必要である。
前記のタイマを、個々に独立して機能するタイマを複数
あつめて構成することは、ハードウェア量の増大をきた
すという欠点がある。そこで、タイマに必要な計数機能
を受けもつ回路を共通化し、書き換え可能メモリとタイ
マ共通制御部で構成するマルチタイマ装置が考えられて
いる。第１図は、このようなマルチタイマ装置の概念を
示す図であり、図中ＴＭＣはマルチタイマ装置、ＴＣＣ
はタイマ共通制御部、ＴＭＭはタイマメモリ、ＭＣはマ
ルチタイマ装置ＴＭＣに接続する通信制御装置の主装置
である。
あつめて構成することは、ハードウェア量の増大をきた
すという欠点がある。そこで、タイマに必要な計数機能
を受けもつ回路を共通化し、書き換え可能メモリとタイ
マ共通制御部で構成するマルチタイマ装置が考えられて
いる。第１図は、このようなマルチタイマ装置の概念を
示す図であり、図中ＴＭＣはマルチタイマ装置、ＴＣＣ
はタイマ共通制御部、ＴＭＭはタイマメモリ、ＭＣはマ
ルチタイマ装置ＴＭＣに接続する通信制御装置の主装置
である。
第２図は、第１図のマルチタイマ装置の詳細を示す図で
あり、ＲＱＲは主装置ＭＣから出されるタイマ番号、タ
イマ操作指示コード、タイマ値等のタイマ操作指示情報
を受け入れるタイマ操作指示レジスタである。ＲＱＩは
主装置ＭＣからタイマ操作情報レジスタＲＱＲへタイマ
操作指示情報が送出されたことを知るタイマ操作指示フ
リップフロップである。−ＣＣはタイマ操作指示情報を
解読し、タイマ機能実現に必要な演算・制御を行いまた
タイマ割り込み情報を作り出すタイマ演算制御回路てあ
る。ＴＰＧは、タイマ計数の周期的な実行指示をタイマ
演算制御回路ＣＣに与える周期パルス発生回路二である
。ＴＭＮは、タイマ演算制御回路ＣＣが、複数のタイマ
を順次制御して行うためのタイマ番号カウンタ、ＴＭＭ
は複数のタイマを制御する情報が格納されるタイマメモ
リである。ＴＭＡは、タイマメモリＴＭＭの番地を指示
するタイマメモリ３アドレスレジスタ、ＥＤＲは、タイ
マ計数終了時に作り出されるタイマ割り込み情報を主装
置へ通知するためのタイマ割り込み情報レジスタ、ＥＤ
Ｉはタイマ割り込み情報レジスタＥＤＲへタイマ割り込
み情報が格納されたことを知らせる状態であ４ることを
表示するタイマ割り込みフリップフロップである。実線
で表記した信号線１０１〜１１４はこれらを相互に接続
する信号線であり、破線で表記した信号線２０１〜２０
４は、タイマ演算制御回路ＣＣの制御下でこれらを接続
している信号線である。以下第２図を用いて、従来のマ
ルチタイマ装置の動作を説明する。
あり、ＲＱＲは主装置ＭＣから出されるタイマ番号、タ
イマ操作指示コード、タイマ値等のタイマ操作指示情報
を受け入れるタイマ操作指示レジスタである。ＲＱＩは
主装置ＭＣからタイマ操作情報レジスタＲＱＲへタイマ
操作指示情報が送出されたことを知るタイマ操作指示フ
リップフロップである。−ＣＣはタイマ操作指示情報を
解読し、タイマ機能実現に必要な演算・制御を行いまた
タイマ割り込み情報を作り出すタイマ演算制御回路てあ
る。ＴＰＧは、タイマ計数の周期的な実行指示をタイマ
演算制御回路ＣＣに与える周期パルス発生回路二である
。ＴＭＮは、タイマ演算制御回路ＣＣが、複数のタイマ
を順次制御して行うためのタイマ番号カウンタ、ＴＭＭ
は複数のタイマを制御する情報が格納されるタイマメモ
リである。ＴＭＡは、タイマメモリＴＭＭの番地を指示
するタイマメモリ３アドレスレジスタ、ＥＤＲは、タイ
マ計数終了時に作り出されるタイマ割り込み情報を主装
置へ通知するためのタイマ割り込み情報レジスタ、ＥＤ
Ｉはタイマ割り込み情報レジスタＥＤＲへタイマ割り込
み情報が格納されたことを知らせる状態であ４ることを
表示するタイマ割り込みフリップフロップである。実線
で表記した信号線１０１〜１１４はこれらを相互に接続
する信号線であり、破線で表記した信号線２０１〜２０
４は、タイマ演算制御回路ＣＣの制御下でこれらを接続
している信号線である。以下第２図を用いて、従来のマ
ルチタイマ装置の動作を説明する。
説明を簡単にするため、タイマメモリＴＭＭの内容は、
最初全部零にリセットされている状態であるとし、タイ
マの数はｍ個であり、そのためタイマメモリＴＭＭの容
量は１０ワード、従つて、タイマ番号カウンタの計数範
囲も１〜１０とする。
最初全部零にリセットされている状態であるとし、タイ
マの数はｍ個であり、そのためタイマメモリＴＭＭの容
量は１０ワード、従つて、タイマ番号カウンタの計数範
囲も１〜１０とする。
主装置ＭＣより、タイマ操作指示情報が信号線１０１を
経由して、タイマ操作指示レジスタＲＱＲへ与えられ、
同時に信号線１０２によりタイマ操作指示フリップフロ
ップＲＱＩが有意状態にセットされた場合、タイマ演算
制御回路ＣＣは、・タイマ操作指示フリップフロップＲ
ＱＩの有意状態を信号線１０３により知ると、タイマ操
作指示レジスタＲＱＲの内容から、タイマ番号をとり出
し信号線２０１によりタイマメモリアドレスレジスタＴ
ＭＡへ移し、同時に信号線１？５を経由して得られたタ
イマ操作指示コードを解読する。この時のタイマ操作指
示コードの意味するものとして、次の１，２がある。１
タイマｎ （ｎ＝１，・・・，１０）への計数値の設
定かつ計数開始２ タイマｎ （ｎ＝１，・・・，１０
）の停止指令タイマへの計数値の設定かつ計数開始の場
合には、タイマ操作指示レジスタＲＱＲのタイマ値が信
号線２０２を経由して、タイマメモリＴＭＭのタイマメ
モリアドレスレジスタＴＭＡの指定するタイマメモリＴ
ＭＭの領域へ設定される。
経由して、タイマ操作指示レジスタＲＱＲへ与えられ、
同時に信号線１０２によりタイマ操作指示フリップフロ
ップＲＱＩが有意状態にセットされた場合、タイマ演算
制御回路ＣＣは、・タイマ操作指示フリップフロップＲ
ＱＩの有意状態を信号線１０３により知ると、タイマ操
作指示レジスタＲＱＲの内容から、タイマ番号をとり出
し信号線２０１によりタイマメモリアドレスレジスタＴ
ＭＡへ移し、同時に信号線１？５を経由して得られたタ
イマ操作指示コードを解読する。この時のタイマ操作指
示コードの意味するものとして、次の１，２がある。１
タイマｎ （ｎ＝１，・・・，１０）への計数値の設
定かつ計数開始２ タイマｎ （ｎ＝１，・・・，１０
）の停止指令タイマへの計数値の設定かつ計数開始の場
合には、タイマ操作指示レジスタＲＱＲのタイマ値が信
号線２０２を経由して、タイマメモリＴＭＭのタイマメ
モリアドレスレジスタＴＭＡの指定するタイマメモリＴ
ＭＭの領域へ設定される。
この様な操作が繰り返され、タイマメモリＴＭＭに、複
数のタイマのタイマ値が設定される。
数のタイマのタイマ値が設定される。
上記の操作により、タイマ１にタイマ値２がタイマ３に
タイマ値３が設定されたものとする。
タイマ値３が設定されたものとする。
次に、時刻が経過するに従つて、タイマ値が減算されて
いく過程を説明する。タイマの計数すなわち減算操作は
、周期パルス発生回路ＴＰＧにより発生する一定周期の
パルス（刻時パルス）が、信号線１０７を経由して、タ
イマ演算制御回路ＣＣに与えれることをきつかけとして
行われる。
いく過程を説明する。タイマの計数すなわち減算操作は
、周期パルス発生回路ＴＰＧにより発生する一定周期の
パルス（刻時パルス）が、信号線１０７を経由して、タ
イマ演算制御回路ＣＣに与えれることをきつかけとして
行われる。
まず、タイマ演算制御回路ＣＣは、タイマメモリアドレ
スレカウンタＴＭＮにタイマ番号１を設定する。タイマ
メモリアドレスカウンタＴＭＮの値は、信号線２０３に
よりタイマメモリアドレスレジスタＴＭＡへ移さる。
スレカウンタＴＭＮにタイマ番号１を設定する。タイマ
メモリアドレスカウンタＴＭＮの値は、信号線２０３に
よりタイマメモリアドレスレジスタＴＭＡへ移さる。
タイマメモリＴＭＭの内容が、信号線１０８を経由して
、タイマ演算制御回路ＣＣに読み出され、タイマ値が零
でなければ、１：減算された値が信号線１０９を経由し
て、タイマメモリＴＭＭへ書き込まれ、一方タイマ値が
零ならば何も演算が行われない。タイマメモリＴＭＭか
ら、タイマ値が遂次読み出され上記の操作が行われる毎
に、タイマ番号カウンタＴＭＮの計数値，が１ずつ増加
するが、計数値が１０になりタイマ１０の上記操作が終
了すると、タイマ演算制御回路は動作を中止する。上記
の例では、第１の刻時パルスにより、タイマ１のタイマ
値が２から１に、タイマ３のタイマ値が３から２に更新
され、タイマ２と４〜１０のタイマ値は零のままである
。周期パルス発生回路’ＩＰＧの第２の刻時パルスによ
り、タイマ１のタイマ値は減算されて零となり、タイマ
演算制御回路ＣＣは、タイマ番号カウンタＴＭＮの示す
タイマ番号ｌを信号線２０４によりタイマ割り込み情報
レジスタＥＤＲへ転送し、かつ、主装置ＭＣに対しタイ
マ割り込みが生じたことを知らせるために、信号線１１
２によりタイマ割り込みフリップフロップＥＤＩを有意
状態にする。このタイマ割り込みフリップフロップＥＤ
Ｉの出力は、信号線１１３により主装置ＭＣへ伝えられ
る。信号線１１３の有意状態において、タイマ割込情報
レジスタの内容が主装置ＭＣより読みとられ、タイマ１
の計時終了のタイマ割り込みが伝えられる。主装置ＭＣ
は信号線１１１を経由して前記の計時終了のタイマ割り
込みのタイマ番号を読みとると、信号線１１４によりタ
イマ割り込みフリップフロップを非有意状態にする。同
様にして、第３の刻時パルスにより、タイマ３が計時終
了し、タイマ割り込みが主装置ＭＣへ伝えられる。しか
しながら、このような従来のマルチタイマ装置において
は、主装置ＭＣからのタイマ操作指示と、マルチタイマ
装置ＴＭＣからのタイマ割り込み動作とが独立して非同
期に行われるために、 ι両者の動作がほぼ同時に行わ
れた場合にゆきちがいが生じる。通信制御装置等におけ
るタイマの使用法は、主に通信状態の監視あるいは相手
端末の動作監視等であり、通信状態あるいは動作が正常
であれば一度計数開始したタイマの計時終了を待つこと
なく、再び計数値を設定しかつ計数開始することが行わ
れている。第３図Ａ，ｂに示す様に、第２図で説明した
従来のタイマ装置では、タイマｎに対し再計数開始を行
うべくタイマ操作指示を出した時に、タイマの方で該当
番号のタイマが計時終了した場合に、不要な計時終了の
タイマ割り込みが報告されるという現象が生じることが
ある。また上記の説明で、タイマを再び計数開始させる
かわりに、タイマの停止を命じた場合においても、タイ
マ計時終了による割り込みが生じるという不具合があり
うる。
、タイマ演算制御回路ＣＣに読み出され、タイマ値が零
でなければ、１：減算された値が信号線１０９を経由し
て、タイマメモリＴＭＭへ書き込まれ、一方タイマ値が
零ならば何も演算が行われない。タイマメモリＴＭＭか
ら、タイマ値が遂次読み出され上記の操作が行われる毎
に、タイマ番号カウンタＴＭＮの計数値，が１ずつ増加
するが、計数値が１０になりタイマ１０の上記操作が終
了すると、タイマ演算制御回路は動作を中止する。上記
の例では、第１の刻時パルスにより、タイマ１のタイマ
値が２から１に、タイマ３のタイマ値が３から２に更新
され、タイマ２と４〜１０のタイマ値は零のままである
。周期パルス発生回路’ＩＰＧの第２の刻時パルスによ
り、タイマ１のタイマ値は減算されて零となり、タイマ
演算制御回路ＣＣは、タイマ番号カウンタＴＭＮの示す
タイマ番号ｌを信号線２０４によりタイマ割り込み情報
レジスタＥＤＲへ転送し、かつ、主装置ＭＣに対しタイ
マ割り込みが生じたことを知らせるために、信号線１１
２によりタイマ割り込みフリップフロップＥＤＩを有意
状態にする。このタイマ割り込みフリップフロップＥＤ
Ｉの出力は、信号線１１３により主装置ＭＣへ伝えられ
る。信号線１１３の有意状態において、タイマ割込情報
レジスタの内容が主装置ＭＣより読みとられ、タイマ１
の計時終了のタイマ割り込みが伝えられる。主装置ＭＣ
は信号線１１１を経由して前記の計時終了のタイマ割り
込みのタイマ番号を読みとると、信号線１１４によりタ
イマ割り込みフリップフロップを非有意状態にする。同
様にして、第３の刻時パルスにより、タイマ３が計時終
了し、タイマ割り込みが主装置ＭＣへ伝えられる。しか
しながら、このような従来のマルチタイマ装置において
は、主装置ＭＣからのタイマ操作指示と、マルチタイマ
装置ＴＭＣからのタイマ割り込み動作とが独立して非同
期に行われるために、 ι両者の動作がほぼ同時に行わ
れた場合にゆきちがいが生じる。通信制御装置等におけ
るタイマの使用法は、主に通信状態の監視あるいは相手
端末の動作監視等であり、通信状態あるいは動作が正常
であれば一度計数開始したタイマの計時終了を待つこと
なく、再び計数値を設定しかつ計数開始することが行わ
れている。第３図Ａ，ｂに示す様に、第２図で説明した
従来のタイマ装置では、タイマｎに対し再計数開始を行
うべくタイマ操作指示を出した時に、タイマの方で該当
番号のタイマが計時終了した場合に、不要な計時終了の
タイマ割り込みが報告されるという現象が生じることが
ある。また上記の説明で、タイマを再び計数開始させる
かわりに、タイマの停止を命じた場合においても、タイ
マ計時終了による割り込みが生じるという不具合があり
うる。
この発明は、これらの欠点を除去するために、第４図ａ
に示すごとく、タイマ割り込み生起中に、主装置からの
タイマ操作指示が生じたときには、一旦タイマ割り込み
を中断させ、タイマ操作指示をマルチタイマ装置が解読
し処理するときに、タイマ割り込みとタイマ操作指示の
示すタイマ番号が一致する場合はタイマ割り込みを解除
し、もしくは第４図ｂに示すごとくタイマ割り込みを生
起しようとするときに、該当タイマ番号に対しタイマ操
作指示が出されている場合には、タイマ割り込みを掛け
ずに、主装置からのタイマ操作指示をマルチタイマ装置
ＴＭＣが処理するようにしたものである。第５図は、こ
の発明によるマルチタイマ装置の一構成例であり、図中
の記号、信号線のうち、第２図と同一のものは同等の機
能を有しており、フＭＳＫは信号線１０２により出力信
号線１１９が非有意状態となり、また信号線１１２によ
り有意状態となる割り込み保留フリップフロップである
。
に示すごとく、タイマ割り込み生起中に、主装置からの
タイマ操作指示が生じたときには、一旦タイマ割り込み
を中断させ、タイマ操作指示をマルチタイマ装置が解読
し処理するときに、タイマ割り込みとタイマ操作指示の
示すタイマ番号が一致する場合はタイマ割り込みを解除
し、もしくは第４図ｂに示すごとくタイマ割り込みを生
起しようとするときに、該当タイマ番号に対しタイマ操
作指示が出されている場合には、タイマ割り込みを掛け
ずに、主装置からのタイマ操作指示をマルチタイマ装置
ＴＭＣが処理するようにしたものである。第５図は、こ
の発明によるマルチタイマ装置の一構成例であり、図中
の記号、信号線のうち、第２図と同一のものは同等の機
能を有しており、フＭＳＫは信号線１０２により出力信
号線１１９が非有意状態となり、また信号線１１２によ
り有意状態となる割り込み保留フリップフロップである
。
ＡＤＩは信号線１１３と信号線１１９との論理積をとり
信号線１２０へ出力するアンドゲート、６ＣＰＲはタイ
マ操作指示レジスタＲＱＲ内のタイマ番号とタイマ割り
込み情報レジスタＥＤＲの値の一致を検出する指示一致
検出回路、ＣＰＥはタイマ操作指示レジスタＲＱＲのタ
イマ番号とタイマ番号カウンタＴＭＮの値との一致を検
出する割リブ込み一致検出回路である。次に、第５図を
用いてこの発明のマルチタイマ装置の動作説明を行う。
（２）マルチタイマ装置ＴＭＣにおいてタイマ割り込み
が生じているときの動作主装置ＭＣよりタイマ操作指示
が出されると、信号線１０２により、タイマ操作指示フ
リップフロップＲＱＩが有意状態に設定されると同時に
割り込み保留フリップフロップＭＳＫの出力信号線１１
９が非有意状態となり、従つてタイマ割り込みフリップ
フロップの出力信号１１３はアンドゲーｌ−ＡＤＩによ
り信号線１２０へ出力されず、主装置へ伝えられなくな
る。
信号線１２０へ出力するアンドゲート、６ＣＰＲはタイ
マ操作指示レジスタＲＱＲ内のタイマ番号とタイマ割り
込み情報レジスタＥＤＲの値の一致を検出する指示一致
検出回路、ＣＰＥはタイマ操作指示レジスタＲＱＲのタ
イマ番号とタイマ番号カウンタＴＭＮの値との一致を検
出する割リブ込み一致検出回路である。次に、第５図を
用いてこの発明のマルチタイマ装置の動作説明を行う。
（２）マルチタイマ装置ＴＭＣにおいてタイマ割り込み
が生じているときの動作主装置ＭＣよりタイマ操作指示
が出されると、信号線１０２により、タイマ操作指示フ
リップフロップＲＱＩが有意状態に設定されると同時に
割り込み保留フリップフロップＭＳＫの出力信号線１１
９が非有意状態となり、従つてタイマ割り込みフリップ
フロップの出力信号１１３はアンドゲーｌ−ＡＤＩによ
り信号線１２０へ出力されず、主装置へ伝えられなくな
る。
タイマ演算制御回路ＣＣは、タイマ操作指示の存在を検
出し、同時にタイマ割り込みを保持しているタイマ割り
込みフリップフロップＥＤＩが有意状態の楊合には、タ
イマ操作指示レジスタＲＱＲのタイマ番号部分と、タイ
マ割り込み情報レジスタＥＤＲの値とを指示一致検出回
路ＣＰＲにより比較を行う。指示一致検出回路ＣＰＲに
よソー致が見られた場合には、タイマ演算制御回路ＣＣ
は信号線１２１によりタイマ割り込みフリップフロップ
ＥＤＩをリセットして非有意状態とし、主装置ＭＣへの
タイマ割り込みは中止させる。一方前記タイマ番号の一
致がみられない場合には、信号線１１２により割り込み
保留フリップフロップＭＳＫを有意状態とし、アンドゲ
ートＡＤＩを開き、タイマ割り込みフリップフロップＥ
ＤＩの有意状態を信号線１２？を通じて再び主装置へタ
イマ割り込みとして送る。
出し、同時にタイマ割り込みを保持しているタイマ割り
込みフリップフロップＥＤＩが有意状態の楊合には、タ
イマ操作指示レジスタＲＱＲのタイマ番号部分と、タイ
マ割り込み情報レジスタＥＤＲの値とを指示一致検出回
路ＣＰＲにより比較を行う。指示一致検出回路ＣＰＲに
よソー致が見られた場合には、タイマ演算制御回路ＣＣ
は信号線１２１によりタイマ割り込みフリップフロップ
ＥＤＩをリセットして非有意状態とし、主装置ＭＣへの
タイマ割り込みは中止させる。一方前記タイマ番号の一
致がみられない場合には、信号線１１２により割り込み
保留フリップフロップＭＳＫを有意状態とし、アンドゲ
ートＡＤＩを開き、タイマ割り込みフリップフロップＥ
ＤＩの有意状態を信号線１２？を通じて再び主装置へタ
イマ割り込みとして送る。
（Ｂ）タイマ演算制御回路ＣＣは、タイマｎのタイマ値
が計時終了により零になつたことを知つた場合の動作こ
の場合には主装置ＭＣからタイマ操作指示．が発せられ
ているかについてタイマ操作指示フリップフロップＲＱ
Ｉの出力信号線１０３を調べる。
が計時終了により零になつたことを知つた場合の動作こ
の場合には主装置ＭＣからタイマ操作指示．が発せられ
ているかについてタイマ操作指示フリップフロップＲＱ
Ｉの出力信号線１０３を調べる。
信号線１０３が有意状態であれば、さらにタイマ操作指
示レジスタＲＱＲのタイマ番号カウンタとタイマカウン
タ番号ＴＭＮの内容を割！り込み一致検出回路ＣＰＥで
比較し、もし一致がみられた場合には、主装置ＭＣより
当該番号のタイマへの新しいタイマ操作指示が行われた
とみなし、信号線１２１によりタイマ割り込みフリップ
フロップＥＤＩを非有意状態とし、当該ζ番号のタイマ
割り込みを行わずに、当該番号に対する前記タイマ操作
指示を受けいれる様にすもし、信号線１０３が非有意状
態あるいは、割り込み一致検出回路ＣＰＥによる一致検
出が行われなければ、タイマ番号レジスタＴＭＮの内容
を信号線２０４を経由して、タイマ割り込み情報レジス
タＥＤＲへ転送し、信号線１１２により、タイマ割り込
みフリップフロップＥＤＩおよび割り込み保留フリップ
フロップＭＳＫをセットさせ、タイマ割り込みを主装置
ＭＣへ出力する。なお、以上は通信制御装置におけるマ
ルチタイマ装置の場合について説明したが、この発明は
これに限らず、タイムシエアリングシステムにおける情
報処理用計算機を主装置とするマルチタイマ装置として
使用してもよい。
示レジスタＲＱＲのタイマ番号カウンタとタイマカウン
タ番号ＴＭＮの内容を割！り込み一致検出回路ＣＰＥで
比較し、もし一致がみられた場合には、主装置ＭＣより
当該番号のタイマへの新しいタイマ操作指示が行われた
とみなし、信号線１２１によりタイマ割り込みフリップ
フロップＥＤＩを非有意状態とし、当該ζ番号のタイマ
割り込みを行わずに、当該番号に対する前記タイマ操作
指示を受けいれる様にすもし、信号線１０３が非有意状
態あるいは、割り込み一致検出回路ＣＰＥによる一致検
出が行われなければ、タイマ番号レジスタＴＭＮの内容
を信号線２０４を経由して、タイマ割り込み情報レジス
タＥＤＲへ転送し、信号線１１２により、タイマ割り込
みフリップフロップＥＤＩおよび割り込み保留フリップ
フロップＭＳＫをセットさせ、タイマ割り込みを主装置
ＭＣへ出力する。なお、以上は通信制御装置におけるマ
ルチタイマ装置の場合について説明したが、この発明は
これに限らず、タイムシエアリングシステムにおける情
報処理用計算機を主装置とするマルチタイマ装置として
使用してもよい。
以上のように、この発明に係るマルチタイマ装置では、
主装置からのタイマ操作指示と、マルチタイマ装置から
のタイマ割り込みが同時に生じた場合においても、主装
置からのタイマ操作指示が優先されることとなり、主装
置のプログラム作’成、制御を非常に容易にすることが
できるなどの利点を有する。
主装置からのタイマ操作指示と、マルチタイマ装置から
のタイマ割り込みが同時に生じた場合においても、主装
置からのタイマ操作指示が優先されることとなり、主装
置のプログラム作’成、制御を非常に容易にすることが
できるなどの利点を有する。
第１図は従来のマルチタイマ装置を示す構成図、第２図
は第１図のマルチタイマ装置の構成及び動作を説明する
図、第３図Ａ，ｂは従来のマルチタイマ装置の欠点を説
明する図、第４図Ａ，ｂはこの発明によるマルチタイマ
装置の改良点を示す図、第５図はこの発明のマルチタイ
マ装置の一実施例を示す図である。 図中、ＭＣは主装置、ＴＭＣはマルチタイマ装置、ＴＣ
Ｃはタイマ共通制御部、ＴＭＭはタイマメモリ、ＲＱＲ
はタイマ操作指示レジスタ、ＲＱＩはタイマ操作指示フ
リップフロップ、ＥＤＲはタイマ割り込み情報レジスタ
、ＥＤＩはタイマ割り込みフリップフロップ、ＴＭＡは
タイマアドレスレジスタ、ＴＭＮはタイマ番号カウンタ
、ＣＣはタイマ演算制御回路、ＴＰＧは周期パルス発生
回路、ＭＳＫはタイマ割り込み保留フリップフロップ、
ＡＤＩはアンドゲート、ＣＰＲは指示一致検出回路、Ｃ
ＰＥは割り込み一致検出回路である。
は第１図のマルチタイマ装置の構成及び動作を説明する
図、第３図Ａ，ｂは従来のマルチタイマ装置の欠点を説
明する図、第４図Ａ，ｂはこの発明によるマルチタイマ
装置の改良点を示す図、第５図はこの発明のマルチタイ
マ装置の一実施例を示す図である。 図中、ＭＣは主装置、ＴＭＣはマルチタイマ装置、ＴＣ
Ｃはタイマ共通制御部、ＴＭＭはタイマメモリ、ＲＱＲ
はタイマ操作指示レジスタ、ＲＱＩはタイマ操作指示フ
リップフロップ、ＥＤＲはタイマ割り込み情報レジスタ
、ＥＤＩはタイマ割り込みフリップフロップ、ＴＭＡは
タイマアドレスレジスタ、ＴＭＮはタイマ番号カウンタ
、ＣＣはタイマ演算制御回路、ＴＰＧは周期パルス発生
回路、ＭＳＫはタイマ割り込み保留フリップフロップ、
ＡＤＩはアンドゲート、ＣＰＲは指示一致検出回路、Ｃ
ＰＥは割り込み一致検出回路である。
Claims (1)
- 【特許請求の範囲】 １ 通信制御装置などの主装置により制御される複数の
タイマを有するマルチタイマ装置であつて、このマルチ
タイマ装置は前記複数のタイマを実現するメモリとタイ
マ演算制御部からなり、前記主装置からのタイマ番号を
含むタイマ操作指示を受理する手段と、前記主装置へタ
イマ割り込みを掛ける手段とを有し、前記タイマ演算制
御部は前記主装置から受理した前記タイマ操作指示がタ
イマ起動を指示する場合には、この時発生しているタイ
マ割り込みを一時保留し、前記タイマ操作指示に含まれ
るタイマ番号と前記タイマ割り込みに含まれるタイマ番
号とを比較し、一致した時には前記一時保留状態の前記
タイマ割り込みを解除して上記タイマ操作指示を実行し
、不一致のときには前記保留状態のタイマ割り込み有効
として前記主装置にタイマ割り込みを通知し、タイマ操
作指示とタイマ割り込みが同時に発生し、かつそのタイ
マ番号が等しい場合に、タイマ割り込みを解除するか、
あるいは、タイマ割り込みを行わないようにして、前記
タイマ操作指示を優先的に実行することを特徴とするマ
ルチタイマ装置。 ２ 通信制御装置などの主装置により制御される複数の
タイマを有するマルチタイマ装置であつて、このマルチ
タイマ装置は前記複数のタイマを実現するメモリとタイ
マ演算制御部からなり、前記主装置からのタイマ番号を
含むタイマ操作指示を受理する手段と、前記主装置へタ
イマ割り込みを掛ける手段とを有し、前記タイマ演算制
御部は、（ａ）前記主装置から受理した前記タイマ操作
指示やタイマ起動を指示する場合には、この時発生して
いるタイマ割り込みを一時保留し、前記タイマ操作指示
に含まれるタイマ番号と前記タイマ割り込みに含まれる
タイマ番号とを比較し、一致した時には前記一時保留状
態の前記タイマ割り込みを解除して上記タイマ操作指示
を実行し、不一致のときには前記保留状態のタイマ割り
込みを有効として前記主装置にタイマ割り込みを通知し
、（ｂ）前記複数のタイマのうち起動された該タイマの
計時終了時に、タイマ操作指示がある場合、前記タイマ
操作指示に含まれるタイマ番号と、該タイマ番号が一致
する時には、タイマ割り込みを行わないようにして、タ
イマ操作指示とタイマ割り込みが同時発生し、かつその
タイマ番号が等しい場合に、タイマ割り込みを解除する
か、あるいは、タイマ割り込みを行わないようにして、
前記タイマ操作指示を優先的に実行することを特徴とす
るマルチタイマ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55143327A JPS6048780B2 (ja) | 1980-10-14 | 1980-10-14 | マルチタイマ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55143327A JPS6048780B2 (ja) | 1980-10-14 | 1980-10-14 | マルチタイマ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5769335A JPS5769335A (en) | 1982-04-28 |
| JPS6048780B2 true JPS6048780B2 (ja) | 1985-10-29 |
Family
ID=15336199
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55143327A Expired JPS6048780B2 (ja) | 1980-10-14 | 1980-10-14 | マルチタイマ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6048780B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04260136A (ja) * | 1991-02-14 | 1992-09-16 | Koufu Nippon Denki Kk | 情報処理装置 |
-
1980
- 1980-10-14 JP JP55143327A patent/JPS6048780B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5769335A (en) | 1982-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4428044A (en) | Peripheral unit controller | |
| JPH02500784A (ja) | 保留バスにおいて割り込み要求メッセージを処理するノード | |
| JP2778222B2 (ja) | 半導体集積回路装置 | |
| JPH0454255B2 (ja) | ||
| JPS6048780B2 (ja) | マルチタイマ装置 | |
| JPS5835602A (ja) | プログラマブル・コントロ−ラ | |
| JPS58129672A (ja) | 対等分散型情報処理システム | |
| JPS6019819B2 (ja) | バス使用権制御方式 | |
| JPS5937878Y2 (ja) | 情報処理装置 | |
| JPH0226904B2 (ja) | ||
| JP2972557B2 (ja) | データ転送制御装置および制御方法 | |
| JP2856709B2 (ja) | バス間結合システム | |
| JPH05241986A (ja) | 入出力命令リトライ方式 | |
| JPS6041786B2 (ja) | 割込制御システム | |
| JPH0477027A (ja) | 並列競合制御回路 | |
| JPH03288205A (ja) | プログラマブルコントローラシステム | |
| JPH04147347A (ja) | プロセッサ障害復旧制御方式 | |
| JPS6210757A (ja) | プロセツサ制御方式 | |
| JPS6225359A (ja) | 情報処理システムにおける処理要求制御方式 | |
| JPS6335141B2 (ja) | ||
| JPS5897730A (ja) | デ−タ処理装置 | |
| JPS6211943A (ja) | 診断方式 | |
| JPS62285163A (ja) | チヤネル制御装置 | |
| JPH0498354A (ja) | 情報処理装置 | |
| JPS61163455A (ja) | チャネル制御方法 |