JPS6048644A - 情報変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、音声信号等のＰＣＭ記録に使用し°ζ好適な
情報変換装置に関する。

背景技術とその問題点 例えば音声信号をＰＣＭ化して磁気記録することが提案
されている。このような装置において信号の記録に当た
っては、一般にＮＩ？ＺＩと呼ばれる変調が用いられる
。これはデータ信号中の“１”で信号を反転させ、“０
”で反転させないようにするものである。

ところでこのような信号の記録において、低域成分が多
く含まれていると再生時の安定性が悪くなる。一方上述
のＮＲＺ［において“０”が連続すると、その間変調信
号は反転されなくなり、周波数が低下してしまう。

そこでＰＣＭによる情報を任意数のビットずつに分解し
、そのそれぞれをより多数のビットに変換して、“０″
が多数連続しないようにすることが行われている。

このような情報変換方式として、本願出願人は先に以下
のようなものを提案した。

この方式におい”Ｃは、８ピツＦ　（Ｂ　ｔ　、Ｂ　２
、Ｂ３　、Ｂ４　、Ｂｓ　、ＢＧ　、ＢＴ　、Ｂｓ　）
の情報を１０ビツト　（Ｐｚ　・　Ｐ２・　Ｐ３・　Ｐ
４・　Ｐｓ・　Ｐ６・Ｐ？　、Ｐｓ　、Ｐｓ　、Ｐｚｏ
）に変換する。

ここで８ビツト（Ｂｚ〜Ｂｅ）の情報が取りｆ’４る形
態は２８＝２５６通りである。

一方ｉｏビット　（Ｐ１〜Ｐｔｏ）につぃＣは、まず直
流成分を除去するためにばＮｌ？ＺＩ変ｉＩｌ後の信号
でＩＯビット中の５ビツトが正（１）、５ビツトが負（
０）となればよい。なおＴ　ｍａｘ　／　Ｔ　ｍｉｎ　
＝　４とするためＮＲＺ１表現で０”の連続する数が３
個以下、すなわち変調後の信号ご同じレベルの連続が　
（４ビツト以下となることを条件とする。

このような条件を考えた上で、さらにＮＲＺＩ表現で、
最初または最後の０”の数が、０個、１個、２個、３個
の場合に分類し７で、それぞれの場合の組合−μの数は
次の表１のようになる。

表　１ この表１から、ｌＯビットパターン同士の接続の部分で
も“０”の連続が３個以トとなるようにできるものは、
例えば最初の“０”の数が２個以トでＭ後の“０”の数
が１個以１；の場合である。ところがこの場合に組合せ
の数は、 ６９＋　３４＋　４０＋　２０＋　２０＋　１０＝　１
９３通りしかない。これでは８ビ・ノド２５６の組合せ
の故に満たず、他の選び方ではその数はさらＧこ少なく
なる。

そこで直流成分Ｏ以外の組合せにつむ）−ζ検討１゛る
。ずなわち例えば最後の“０”の数が１個以−トとした
場合に、最初の“０”の数と直流のｆｉｆｌｌｉｔによ
る組合せの数は次の表２のようになる。

表　２ ここで直流の蓄積量については、例えば第１図に示すよ
うに前の組合せの最後が負（０）−で終った場合である
。従つζ前の組合せの最後がｊｌＥ（１）で終っている
場合には正負の符号は逆転する。また例えば先頭のビッ
トが“０”の組合せにつシ）°ζ、この先頭ビットを°
ビに変換すると、直流の蓄積量は第２図にボずように符
号が逆転する。

そこで例えば表２の内の直流の蓄積量が−２で、先頭ビ
ットが０“の組合せ ４３→−３０＝　７３ 通りの組合せを利用し、」−述の直流成分のない第１の
組合せ１９３通りと、この第２の組合せ７３通りの計２
６６１１１１りの内から、８ビット２５６通りの組合せ
と１対１で対応させる。そして第２の組合せが現われる
度に、直流の落積量が正、負交互になるように先頭ビッ
トを変換する。

すなわち第３図に不ずように、第２の組合セが現われた
とき、その２ビツト目からの反転回数（°ｌ”の数）を
計数し、次の第２の組合せが現われるまでに、反転回数
が偶数ならＡに承ずように先頭ビット（矢印）を“１”
に変換し、奇数ならＢにボずように０”のままとする。

これによっζ±２の直流の蓄積が生じ°ζも、次の第２
の組合せでこれが相殺され、どのような組合せの連続で
も直流成分が０になる。

さらに第４図は上述の方式に従っ゛ζ変換を行う装置の
一例を示す。図におい°ζ（１１は入力端子、（２）は
入力用の８ビツトシフトレジスタ、（３）は変換ロジッ
ク、＜４）は出力用ｌＯビットシフトレジスタである・
そして入力端子（１）に供給される情報が８ビツトずつ
シフトレジスタ（２）の中を転送され、８ビツト（８１
〜８ｇ）の情報が変換ロジック（３）に供給される。こ
の変換ロジック（３）で上述の１対Ｉの変換が行われ、
変換された１０ビツト（ＰＩ〜Ｐｔｏ）の情報がシフト
レジスタ（４）に供給される。

また変換後の信号の反転回数が検出される。ここで反転
回数は組合せごとに予め判っているので、例えば変換ロ
ジック（３）を構成するり−ドオンリーメモリから反転
回数の情報（反転回数が奇数か偶数かのみでよく、例え
ば奇数のとき“１”）を同時に出力することができる。

この出力Ｑがラッチ回路（８）に供給され、このランチ
出力Ｑ′が変換ロジック（３）に供給される。さらに入
力端子＋１１に供給される情報８ビツトごとのタイミン
グが検出回路（９）で検出され、このタイミングイハ号
がシフトレジスタ懺４）のロード端子及びランチ回路（
８）のラッチ端子に供給される。

そして例えば上述の第２の組合せに変換される時に、Ｑ
′を用いて、Ｑ′が“０”なら先頭ビットを“１”、Ｑ
′が°１”なら先頭ビットを“０″に変換する。その時
Ｑには出力された第２の組合せの反転回数の奇数偶数情
報が出力されラッチされる。さらに第１の組合せに変換
される時は、出力のｌＯヒツトはそのまま出力されると
共に、Ｑには出力された第１の組合ゼの反転回数とＱ′
の和の奇数偶数情報が出力されラッチされる。

さらにクロック端子（５）から、人力信号のクロックの
５／４倍の周波数のクロック信号がシフトレジスタ（４
）に供給され、」−述の１０ビツトが順次読み出される
。この信号がＪＫフリップフロップ（６）にイバ給され
、端子（５）からのクロック信号がフリップフロップ（
６）に供給されζ、ＮＲＺＩ変調された信号が出力端子
（７）に取り出される。

また第５図は１ｕｉＪｌのための装置の例を示し、入力
端子（１１）からの信号がＮＲＺＩの？ｌ關回１洛（１
２）を通じ°ζ１０ビットシフトレジスタ（１３）に供
給され、このシフトレジスタ（１３）からの（ＰＩ〜Ｐ
＋、ｏ）の情報が変換ロジック（１４）に供給される。

そして上述のｌ対ｌの逆変換による復調が行われ、復調
された（Ｂｚ〜Ｂｅ）の情報がシフトレジスタ（１５）
に供給され、出力端子（１６）に取り出される。なお上
述の第２の組合せによる１ｏピッ１−が供給されたとき
は、先頭ビットを無視しく逆変換が行われるようにされ
る。

このようにし゛ζ変換及び復調を行うことができる。

ところがこの方式においζ、変換ロジック（３）、（１
４）をリードオンリーメモリで構成すると、極め”ζ多
くのビット数が必要であり、例えば回路をＬＳＩ化した
場合に広い面積を必要として好ましくない。

発明の目的 本発明はこのような点にがんかの、変換ロジックを簡略
化できるようにするものである。

発明の概要 複数ビットからなる情報データをＮＲＺ［変調するに当
り、上記情報データの偶数番目のビットを検出し、この
ビットが００とき、このビットとこの直列のビットの２
ビツトに直流値が存在することを検出し、この検出信号
を用いて上記情報データの変換を制御するようにした情
報変換装置。

実施例 例えば上述の条件を満す１ｏピッ１−のパターンは全体
で１０２４パターンの内で２７８パターン存在する。

この１０ビツトの２７８パターンにおいて、これを上位
、下位５ビツトに分割して分類すると、下位５ビツトの
パターンは次の表３のようにＡ−Ｅの５群に分類できる
。なおこの他に例外パターンがある。

表　３ この表３において、Ａ、Ｂ群は先頭ヒツトが反転し残り
４ビツトは等しい。また（、Ｄ群の下位３ビツトはＡ群
で先頭が０，１３群で先ｔｉｌｌが１のパターンの下位
３ビツトに等しい。

ごれに対し”ζ上位５ビツトは次の表４のように表　４ これらのパターンに対して、上述の条件を満して接続可
能な下位５ヒツトの群（Ａ−Ｅ）は表中の中央器に不ず
ようになる。なお表中Ａ′はＡ群中で先頭が０以外のも
の、Ｂ′は８群中で先頭が００以外のものを示す。

そこで表中に丸印を附した群を採用することにより、そ
れぞれの接続によっ゛Ｃ形成されるパターンの数は表中
の右欄に示すようになり、合計２４０のパターンを形成
することができる。これにさらに上位５ビットが８群に
なる１６パターンを加え°ζ２５６のパターンを形成す
ることができる。

これに対して、８ビツトの人カバターンを上位、下位４
ビツトずつに分割する。ここで各４ビツトのパターンは
それぞれ１６パターンずつである。そこで、上位４ビツ
トのパターンをそれぞれ表４の２１パターンの１つある
いはそれ以上と対応させると共に、下位４ビツトのパタ
ーンをそれぞれ表３の５群のパターンと対応させる。

ずなわち、まず−ト位４ビットの１６パターンを表３の
Ａ、Ｂ群の１６パターンに対応させる。これによって表
４の中央器でＡ、Ｂ　（Ｂ’　も含む）群の採用される
上位５ビツトの９パターンについては入力の上位４ビツ
トをそのまま対応させることができる。次にＡ　（Ａ’
　も含む）、Ｂ群のいずれか一方のみの採用される上位
５ビツトの９パターンの内で、Ｂ群の採用される２パタ
ーンとＡ群の採用される任意の２パターンとを組合せて
、これらの上位５ピントの２組（各２パターン）を入力
の上位４ビツトの２パターンに対応させる。またＡ群の
採用される残りの５パターンの内の任意の２パターンを
組合せ”Ｃ１これらの上位５ビツトの１組（２パターン
）を入力の上位４ビツトの１パターンに対応させる。さ
らにＡ　（Ａ’　も含む）、０群の採用される上位５ビ
ツトの２パターンとＡ群の採用される残りの３パターン
の内の任意の２バクーンとを組合せて、これらの上位５
ビツトの２組（各２パターン）を入力の上位４ビツトの
２パターンと対応させる。またＡ群の採用される残りの
１パターンと、Ｂ、Ｄ群の採用される１パターンとを組
合せて、これらの上位５ビツトの１組（２パターン）を
入力の上位４ビツトの１パターンに対応させる。そし′
ζＥ群の採用される上位５ビツトの１６パターンを入力
の上位４ビツトの１パターンに対応させる。

このように組合せることにより、８−１０変換を４→５
変換の２系統に分割することができ変換ロジックを極め
て簡略化することができる。

さらに以下に変換、復調回路の一例について説明する。

第６図において、（２１）は８ヒツトの入力端子群、（
２２）はプログラマブル・ロジック・アレー（ＰＬＡ）
あるいはゲートで構成する変換の主論理回路、（２３）
は回路（２２）を軽減するための副輪理回路である。

この副論理回路（２３）においＣは、人力のパターンの
検出により例えば上述の例におい′ζ、１３群を含まな
い組のパターンに対応する人力があったときオン、それ
以外のときオフの検出信号ａ、Ｅ群を含む組に対応する
人力があったときオン、それ以外でオフの検出信号す、
　Ａ’　、＋３’　ＩＹを含む組に対応する人力があっ
たときオン、それ以外でオフの検出信号Ｃが形成される
。

４−なわぢ例えばＡ群を２つもつ組を入力上位４ビツト
の６Ｈ１７Ｈ−ＥＨに割り当゛ζ、Ｅ群を含む組を入力
上位４ビツトのＦＨに割り当°ζた場合の回Ｍｌの具体
例は第７図のようになる。なお検出信号Ｃについては表
３において人力上位３ビットの０００〜１１１が上から
順に割り当てられた場合に、０１０．１００．１１０で
オン、それ以外でオフとなるようにすればよく、図中に
示す回路となる。

そしζこれらの検出イば号ａ　−’−Ｃが回路（２２）
に供給され、これによって変換ロジックを制御すること
により、変換ロジックを極めて簡略化することができる
。

なお（２４）は主論理回路（２２）を軽減するためにＰ
ＬＡの出力に入れるインバータ群であって、（）のつい
ていないものの効果は大きい。（）のついているものに
ついても入っている方が有利である。

また（２５）は出力用のシフトレジスタである。

さらに（２６）は上述の直流の？Ｍ積量の検出によっ゛
ζ出刃先頭ビットの反転制御信号を形成する回路である
。また（２７）はこの制御信号によって先頭ビットを反
転するためのイクスクルーシブオア回路、（２８）は直
流所積量の検出回路である。

ここで反転制御信号形成回路（２６）は次のように形成
される。

第８図において、出力の偶数番目のビットの出力がイク
スクルーシブオア回路（３Ｉ）に供給され、全てのイク
スクルーシブオアが採られる。ここで偶数ビットが１の
ときはこの部分で反転が行われることになり、このビッ
トと直前のヒントとの直流量は０になる。これに対して
０のときは±２の直流量が存在する。さらに０が２個の
場合、直流量は０か±４、同様に３個の場合は±２が±
６となる。すなわち０の数が偶数なら直流量ば０、±４
、±８・・・奇数なら±２、±６、±１０・・・となる
。一方１０ビットの全体の直流量は０か−２に限定され
ている。従って上述の偶数番目のビットの０の数が偶数
か奇数かを検出することにより、直流量が０か±２かを
判定することができる。

そごで上述のイクスクルーシブオア回路（３１）におい
て、出力が１のとき直流量０．０のとき−２を検出する
ことができる。

さらに第８図において、イクスクルーシブオア回路（３
２）とＤフリップフロップ（３３）とでＮＲＺＩ変調回
路が構成される。

また直流蓄積量検出回路（２８）はアンプダウンカウン
タ（３４）にて構成される。ずなわちカウンタ（３４）
は２の周波数のクロックで駆動され、偶数番目のビット
のみが計数される。またイクスクルーシブオア回路（３
２）の出力にてアップダウンが制御される。これによっ
て直流の蓄積量が検出される。なおりウンタ（３４）の
出力は常に２ビット遅れるので、値を最終の２ビツトで
補正するようにイクスクルーシブオア回路（３５）、（
３６）が設けられる。

これによっ゛ζ直流の蓄積量の正負が検出され、この信
号とイクスクルーシブオア回路（３１）からの信号とが
ナンド回路（３７）に供給され′ζ出刃先頭ビットの反
転制御信号が形成される。

なお先頭ビットの反転については、カウンタ等にて直流
蓄積量を検出し、シフ１−レジスタ（２５）からの出力
の先頭ビットを直接反転するようにしてもよい。

このようにして変換信号が出力端子（２９）に取り出さ
れる。

さらに第９図は復調回路の例を示す。（４１）は直流蓄
＠量の検出回路でカウンタ等で構成される。

人力信号はこの回路（４１）を通過し゛ζζシフトレジ
スフ４２）に供給され、この先頭ビ・ノドがイクスクル
ーシブオア回路（４３）にて回路（４１）からの信号に
応じて反転されて主論理回路（４４）に供給される。

また（４５）は副論理回路であって、例えば第１０図に
示すように構成されてＥ群を含むパターンのとき検出信
号ｅ、Ａ群を含むパターンのとき検出信号ｆを形成する
。なおＡ、Ｂ群の検出に当つζば、第３、第５ビツトが
等しくかつ先頭が１のとき及び第３、第５ビツトが異な
りかつ先頭がＯのときへ群、第３、第５ビツトが等しく
かつ先頭が０のとき及び第３、第５ビツトが異なりかつ
先頭が１のときＢ群である。

そしてこれらの検出信号ｏ、ｆが回路（４４）に供給さ
れ、これによって変換ロジックを制御するごとにより、
変換ロジックを極め゛ζ簡略化することができる。

なお検出信号ｆを用いるごとにより、人力の第６ピント
は不要となる。

ごのようにしてｔｌ　ｇＮ信号が出力端子群（４５）に
取り出される。

さらに第１１図は変換及び１１Ｌ調回路の主論理回路（
２２）、（４４）を一体化の回路（５０）する場合であ
っζ、第６図の入力端子群（２１）に相当する入力回路
（２１’）及び第９図のシフトレジスタ（４２）の出力
を共にトライステートとし゛ζ共通に接続して主論理回
路（５０）に接続する。一方変換、復調の切換信号を端
子（５１）から主論理回路（５０）に供給する。

一方主論理回路（２２）、（４４）のロジックを検討す
ると、両者に共通のロジックも多く存在している。

そこで口承のように端子（５１）からの信号が０のとき
選択されるロジックＸ、１のとき選択されるロジックＹ
、常に選択される共通のロジックＺを設けることにより
、両者を別体に構成した場合より構成を一層簡略化する
ことができる。

なお変換と復調を同時に行いたい場合には、これらを時
分割で行うことができる。

発明の効果 本発明によれば、変換ロジックを簡略化することができ
た。

【図面の簡単な説明】

第１図〜第５図は背景技術の説明のための図、第６図〜
第１１図は本発明の説明のための図である。 （２２）、（４４）、（５０）は主論理回路、（２３）
、（４５）は副論理回路、（３１）はイクスクルーシブ
オ゛ｒ回路、（５１）は切換制御端子ごある。 第４図 ２ 第５図 ３

Claims (1)

【特許請求の範囲】
1. 複数ビットからなる１６報データをＮＲＺＩ変開す変調
   当り、上記情報データの偶数番目のビットを検出し、こ
   のビットが０のとき、このビットとこの直前のビットの
   ２ビツトに直流値が存在することを検出し、この検出信
   号を用いて上記情報データの変換を制御するようにした
   情報変換装置。