JPS6048909B2 - 能動的半導体装置及び製造方法 - Google Patents

能動的半導体装置及び製造方法

Info

Publication number
JPS6048909B2
JPS6048909B2 JP56082067A JP8206781A JPS6048909B2 JP S6048909 B2 JPS6048909 B2 JP S6048909B2 JP 56082067 A JP56082067 A JP 56082067A JP 8206781 A JP8206781 A JP 8206781A JP S6048909 B2 JPS6048909 B2 JP S6048909B2
Authority
JP
Japan
Prior art keywords
layer
collector
electron affinity
semiconductor
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56082067A
Other languages
English (en)
Other versions
JPS57197862A (en
Inventor
高志 三村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP56082067A priority Critical patent/JPS6048909B2/ja
Publication of JPS57197862A publication Critical patent/JPS57197862A/ja
Publication of JPS6048909B2 publication Critical patent/JPS6048909B2/ja
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D48/00Individual devices not covered by groups H10D1/00 - H10D44/00
    • H10D48/30Devices controlled by electric currents or voltages
    • H10D48/32Devices controlled by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H10D48/36Unipolar devices
    • H10D48/362Unipolar transistors having ohmic electrodes on emitter-like, base-like, and collector-like regions, e.g. hot electron transistors [HET], metal base transistors [MBT], resonant tunnelling transistors [RTT], bulk barrier transistors [BBT], planar doped barrier transistors [PDBT] or charge injection transistors [CHINT]

Landscapes

  • Bipolar Transistors (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

【発明の詳細な説明】 本発明は能動的半導体装置とその製造方法と番−関する
特に、電子親和力を異にする半導体相h間のヘテロ界面
に発生するポテンシャルの差を科用してなす高速動作の
可能な能動的半導体装置とその製造方法とに関する。ア
ルミニユウムガリユウム砒素(AlGaAs)とガリユ
ウム砒素(GaAs)との間のヘテロ界面等、電子親和
力を異にする半導体相互間のヘテロ界面に発生するポテ
ンシャルの差を利用してなすダイオードは既に公知であ
る(BellLlbOratOriesRecOrd,
Sept,l98O,pp278)。その原理は、第1
図A,bに示す如く、例えば、ガリユウム砒素(GaA
s)層間にアルミニユウムガリユウム砒素(AlxGa
,−XAs)層を介在させそのX値を一方のヘテロ界面
から他方のヘテロ界面に向つて次第に変化させて、これ
に対応して、その電子親和力を次第に変化させておくと
、熱平衡状態におけるポテンシャル分布が図示の如く鋸
歯状となつてポテンシャルバリヤが形成され整流性が得
られることにある。順方向電圧と逆方向電圧とが夫々印
加された場合のポテンシャルダイヤグラムを、夫々、第
2図A,bに示す。本発明の目的は、電子親和力を異す
る半導体相;互間のヘテロ界面に発生するポテンシャル
の差を利用してなす高速動作の可能な能動的半導体装置
とその製造方法を提供することにある。
その構造の要旨は、(イ)例えばガリユウム砒素(Ga
As)のように電子親和力の大きな半導体より3なる層
(コレクタコンタクト層)と接触して、(口)例えばア
ルミニユウムガリユウム砒素(AlxGa,一XAs)
のように電子親和力の小さな半導体よりなる層(コレク
タ層)が形成されており、このコレクタ層の電子親和力
の値はコレクタコンタクト3:層と接触する部分おいて
最大であり、コレクタコンタクト層から離れるにしたが
い次第に減少するように、この例においてはアルミニュ
ウム(A1)含有量が次第に増加してX値が例えば0か
ら0.鍜度に増加しており、←→コレクタ層に接触40
して、極めて厚さの薄い、電子の自由行程と同等又はそ
れ以下の厚さすなわち100乃至200八程度の厚さを
有する、例えばガリユウム砒素(GaAs)のように電
子親和力の大きな半導体よりなる層(ベース層)が形成
されており、目ベース層に接触して例えばアルミニユウ
ムガリユウム砒素(AlxGa,−XAs)のように電
子親和力の小さな半導体よりなる層(エミッタ層)が形
成されてお5 り、このエミッタ層の電子親和力の値は
ベース層と接触する部分において最小であり、しかも、
この値はコレクタ層の電子親和力の最小値より更に小さ
く、又、電子親和力の値はベース層から離れるにしたが
い次第に増加するように、この例におoいてはアルミニ
ュウム(Al)の含有量が次第に減少してx値が例えば
0.3から0に減少しており、(ポエミツタ層に接触し
て例えばガリユウム砒素(GaAs)のように電子親和
力の大きな半導体よりなる層(エミッタコンタクト層)
が設けてあ7る層構造を有し、Nコレクタコンタクト層
、ベース層、エミッタコンタクト層には、コレクタ電極
、ベース電極、エミッタ電極が設けられていることにあ
る。
そして、本発明の構成に欠くことの出来ない事項は、(
イ)電子親和力の値が大きい半導体よりなるコレクタコ
ンタクト層のあること、同この層に接触して電子親和力
の最大値がコレクタコンタクト層の電子親和力より大き
くない半導体よりなるコレクタ層があり、この層の電子
親和力の値はコレクタコンタクト層から離れるにしたが
い次第に小さくなつていること、!/→この層に接触し
て電子親和力の値がコレクタ層の電子親和力の最小値よ
り小さくない半導体よりなり、かつ、その厚さが電子の
自由行程程度以下である層よりなるベース層のあること
、(4この層に接触して電子親和力の最小値がコレクタ
コンタクト層の電子親和力の最小値より更に小さく、し
かも、電子親和力の値はベース層から離れるにしたがい
次第に大きくなつている半導体よりなるエミッタ層のあ
ること、(ホにの層に接触して電子親和力の値がエミッ
タ層の電子親和力の最大値より小さくない半導本よりな
るエミッタコンタクト層のあること、(ベコレクタコン
タクト層、ベース層、エミッタコンタクト層には、夫々
、コレクタ電極、ベース電組エミッタ電極が設けられて
いることである。) として、使用しうる半導体の種類
は、上記のアルミニウムガリユウム砒素(AlxGal
−XAs)とガノユウム砒素(GaAs)との他に、ア
ルミニユウ、ガリユウム砒素燐(AlGaAsP)とガ
リユウムL素(GaAs)、インジユウムガリユウム砒
素燐(InGaAsP)とインジユウム燐(InP)、
インジユウムガリユウムアンチモン(InGaSb)と
インジユウム燐(InP)、ガリユウム砒素アンチモン
(GaAsSb)とィンジユウム砒素(InAs)等多
数存在する。その製造方法の要旨は、(イ)モレキユラ
ービームエピタキシヤル成長法を使用して半絶縁性基板
上に上記の層構造を有する半導体積層体を形成し、(口
)素子形成領域をメサ型に残してその周囲をエッチし、
←→このメサ型に残留した上記の半導体積層J体のコレ
クタ電極形成領域をコレクタコンタクト層に達するまで
エッチし、(:基板全面に二酸化シリコン(SIO。
)等よりなる絶縁膜を形成した後、(ホ)リングラフィ
ー法を使用して上記の半導体積層体のベース電極形成領
域の絶縁膜を除去し、更に、ドライエッチング法を使用
してこの領域の半導体積層体にベース層に達する開口を
形成し、N再びリングラフィー法を使用して上記の半導
体積層体のエミッタ形成領域の絶縁膜を除去し、(卜)
モレキユラービームエピタキシヤル成長法を使用して、
工程←→において形成されたコレクタ電極形成領域と工
程(ホ)において形成された開口と工程Nにおいて絶縁
膜が除去された領域とに例えばガリユウム砒素(GaA
s)のように大きな電子親和力を有する半導体層を形成
し、(チにれらの領域すなわちコレクタ電極形成領域と
ベース形成領域とエミッタ形成領域とに形成された例え
ばガリユウム砒素(GaAs)のように大きな電子親和
力を有する半導体層上に、夫々、コレクタ電極とベース
電極とエミッタ電極とを形成することにある。ここて、
コレクタとエミッタとの積層順序を全く逆にすることは
勿論全く自由であり、使用しうる半導体の種類にも上記
のとおりかなりの自由度が許されていることは当然であ
る。又、アルミニュウム(A1)を含有する半導体とア
ルミニュウム(A1)を含有しない半導体との組合わせ
層構造であるザ合は、アルミニュウム(A1)プラズマ
の発光波長(3967Λ)をモニタすることによりエッ
チング終了点を正確に制御しうることを特筆すべき利,
?である。本発明の実施例の説明に先立ち、図面を参照
しつつ、本発明に係る能動的半導体装置の動作原Pを説
明する。
第3図aは上記の半導体層構造の熱平衡状態1、おける
ポテンシャルの層厚に対する分布を示す。
図においてCCはコレクタコンタクト層をCはコレクタ
層を、Bはベース層を、Eはエミッタ層を、ECはエミ
ッタコレクタ層を夫々示す。この例においては、コレク
タ層ベース層間のポテンシャルの差P1は0.2Vであ
り、エミッタ層ベース層間のポテンシャルの差P2は0
.3Vである。第3図bは上記の半導体層構造において
、ベース層を接地してエミッタ層に正電位をコレクタ層
に負電位を与えた場合のポテンシャルの層厚に対する分
布を示す。ここで、コレクタ層・ベース層間電位差P1
、エミッタ層・ベース層間電位差P2が不変であること
は当然である。上記のとおり、ベース層の長さは電子の
自由行程程度以下の長さであり、又、エミッタ層・ベー
ス層間電位差P。
がベース層・コレクタ層間電位差P,より大きいから、
エミッタコレクタ層ECからエミッタ層Eに供給された
電子流は、コレクタバリヤによる量子力学的な電子の反
射を無視すると、ベース層Bを通過してコレクタ層Cに
到達することになる。エミッタ層Eの電子流のうちどの
程度の量がコレクタ層Cに到達するかは、電子がベース
層B中で失なうエネルギーの大きさと克服すべきコレク
タ層バリヤの大きさとによつて決定丁される。ここで、
もし、ベース層B中における損失電子が0(零)でベー
ス電流が0(零)であると仮定すれば、電力増幅率Aは
入力インピーダンスRinと出力インピーダンスROu
tとの比0R0utA =ーー R1n となることになり、増幅機能を有する能動的半導体装置
として機能しうることになる。
なお、ベース層B中でエネルギーを失ないコレ!5クタ
バリヤを超えることのできなかつた電子はベース電流I
Bとなるが、エミッタ接地電流増幅率βはベース電流I
Bコレクタ電流Icとの比ICβM 4Oとなることは当然である。
ここで、ベース電流IBは層構成の選択によつて極めて
小さくすることが可能であるから、電流増幅率βを極め
て大きくすることが困難なことではないことは注目に値
する。そこで、本発明に係る能動的半導体装置は、t能
的にはN −P −N型バイポーラトランジスタ。
類似した能動的半導体装置と解され、回路的にιN−P
−N型バイポーラトランジスタと同様に1て使用しうる
が、N−P−N型バイボーラトラユジスタと異なるとこ
ろは、PN接合を全く利用1−ておらす、正孔を利用せ
ず、移動度の高い電子bのみを利用しているので、高速
性能が極めてすくれている点である。以下、図面を参照
しつつ、本発明の一実施例I(係る能動的半導体装置を
製造する各主要工程を畠明し、本発明の構成と特有の効
果とを更に明ら力にする。
第4図参照 ノンドープの半絶縁性ガリユウム砒力 (GaAs)よりなる基板上に、モレキユラービームエ
ピタキシヤル成長法を使用して、下記に表記ゼる結晶パ
ラメータを有する半導体積層体を形成する。
N型不純 層名 材 料 厚さ 物濃度 八CTn−3 コレクタコGaAs5,OOO2×1018ンタクト層
コレクタ層AIxGal−XAs4OOアンドープ但し
Xは下から上に向 (1×10”6つてOから0.2ま
で増 以下) 加 ベース層GaAslOO2×1018 エミッタ層AIxGa,−XAs2OO〃1018但し
Xは下から土に向つて0.3から0に減少 エミツタコGaAs3OO〃1018 ンタクト層 成長時の基板温度は520〜640゜C程度が望ましい
コレクタ層とエミッタ層とのX値を変化させるためには
、アルミニュウム(Al)オープンの−温度を制御して
アルミニュウム(A1)の蒸発量を変化させることが有
効である。ドーパントとしてはシリコン(Si)が適当
である。この実施例においてはコレクタ層はアンドープ
層とされているが、その理由は、この能動的半導体装置
の動作状態においては、コレクタ層に大きな逆方向電圧
が印加されることとなるので、コレクタ層のブレークダ
ウン電圧を大きくするためである。したがつ5て、コレ
クタ層に印加される逆方向電圧の大きさが比較的小さい
ときはアンドープにする意味はなく、他の層と同様N型
にドープされることがむしろ望ましい。したがつて、こ
のドーピング状態は発明の要旨を規定するものではない
。図においJOて、1は半絶縁性ガリユウム砒素(Ga
As)基板であり、2はガリユウム砒素(GaAs)層
よりなるコレクタコンタクト層であり、3はX値が下か
ら上に向つてoから0.2まで増加しているアンドープ
アルミニユウムガリユウム砒素(AlxGal−5xA
s)層よりなるコレクタ層であり、4はN型にドープさ
れたガリユウム砒素(GaAs)層よりなるベース層で
あり、5はX値が下から上に向つて0.3からoまで減
少しているN型アルミニユウムガリユウム砒素(Alx
Gal−XAs)層よりなる工つミッタ層であり、6は
N型ガリユウム砒素(GaAs)層よりなるエミッタコ
レクタ層である。第5図参照リングラフィー法を使用し
て素子形成領域上にマスクを形成し、弗酸(■り系エッ
チング液を丁使用して、素子形成領域を残すように上記
半導体積層体をメサエツチし、つづいて、再びリングラ
フィー法を使用してコレクタ電極形成領域を除く領域上
にマスクを形成し、弗酸系エッチング液を使用して、コ
レクタ電極形成領域7上にコレクタ層2の一部を残して
上記の半導体積層体を除去する。
第6図参照 化学的気相成長法を使用して基板表面を二酸化シリコン
(SiO。
)層8をもつて覆つた後、リングラフィー法を使用し弗
酸(HF)系エッチング液を使用してベース電極形成領
域9において二酸化シリコン(SiO2)層8に開口を
形成し、二塩化二弗化炭素(CCI。F2)を反応性物
質としてなす反応性プラズマエッチング法を使用してエ
ミッタコンタクト層6とエミッタ層5とベース層4の一
部とを除去する。このとき、ベース層4の厚さは僅か1
00Λであるから、エッチングがベース層4に到達した
ら直ちにエッチングを停止しなければならない。これを
可能にするため、アルミニュウム(A1)プラズマの発
光を利用することは有効である。すなわち、フォトダイ
オード等のセンサを使用してアルミニュウム(A1)プ
ラズマの発光波長3.960Λをモニタしておき、この
発光の停止をもつて直ちにエッチング工程を停止するこ
とであ5る。このモニタ方法により、±20〜30Λの
精度をもつてベース層4中でエッチングを停止すること
が可能であることが実験的に確認されている。第7図参
照リングラフィー法を使用して弗酸(HF)系工1.ツ
チング液を使用して、エミッタ電極形成領域10とコレ
クタ電極形成領域11とにおいて二酸化シリコン(Si
O。
)層8に開口を形成し、二酸化シリコン(SiO2)層
8をマスクとして、モレキユラービームエピタキシヤル
成長法を使用して、ベー1ス電極形成領域9とエミッタ
電極形成領域10とコレクタ電極形成領域11とに10
″゜/d程度に高濃度にN型にドープされたガリユウム
砒素(GaAs)層12を形成する。
ここで各電極形成領域9,10,11上には単結晶ガリ
ユウム砒素二(GaAs)層が形成されるが、マスクと
して使用された二酸化シリコン(SiO。)層8上には
非晶質ガリユウム砒素(GaAs)層が形成される。二
塩化二弗化炭素(CCI。F。)を反応性物質としてな
すプラズマエッチング法を使用して基板の全.面をエッ
チすると、非晶質ガリユウム砒素(GaAs)のエッチ
ングレートは単結晶ガリユウム砒素(GaAs)のそれ
の約2倍であるから、二酸化シリコン(SIO。
)層8上の非晶質ガリユウム砒素(GaAs)層は除去
されるが、各電極形成領域 ・9,10,11上の単結
晶ガリユウム砒素(GaAs)層は残留する。
第8図参照 ここで、エミッタ電極形成領域10内に堆積した単結晶
ガリユウム砒素(GaAs)層12とベー タス電極形
成領域9内に堆積した単結晶ガリユウム砒素(GaAs
)層12とはエミッタコンタクト層6を介して短絡して
しまうかの如く見えるが、両電極形成領域9,10をへ
だてる領域におけるエミッタコンタクト層6の全部とエ
ミッタ層5の大 ι部分とは図に斜線13をもつて示す
領域において表面空乏層のためにほとんど空乏化される
ことはそのN型不純物濃度(2×10″“/d)と層厚
(480八)とから明らかであり、上記両電極形成領或
9,10が短絡することはない。
名9図参照 最後に、基板上に金・ゲルマニユウム/金(AuGe/
Au)層を真空蒸着した後、各電極形成領域9,10,
11以外からこれを除去し、ゲート電極14、エミッタ
電極15、コレクタ電極16を完成して、本発明の一実
施例に係る能動的半導体装置を完成する。
第10図参照なお、この実施例に係る能動的半導体装置
の層構成の熱平衡状態におけるポテンシャル分布はおお
むね第10図に示す如くなる。
第11図参照 ただ、本発明の本質はすでに上述したとおりであるから
、エミッタ層、コレクタ層における電子親和力の変化状
態は第3図b又は第10図に示す如きものに限定される
ものではなく、第11図A,bに示す如きものを含め、
種々なものがありうる。
更に、コレクタ層とエミッタ層との電子親和力の最小値
についても、その求められる特性にしたがつて自由に選
択されることができる。
以上説明せるとおり、本発明によれば機能的にはN−P
−N型バイポーラトランジスタと類似しているがP−N
接合を全く使用せす、電子親和力を異にする半導体相互
間のヘテロ界面に発生するポテンシャルの差によつて高
移動度をもつて移動する電子流を利用してなく高速動作
の可能な能動的半導体装置とその製造方法とを提供する
ことが1できる。
本発明に利用しうる半導体の種類はアルミニユウムガリ
ユウム砒素(GAlxGal−XAs)とカリユウム砒
素(GaAs)との組み合わせの他に下記の組み合わせ
等がある。
【図面の簡単な説明】
第1図A,b、第2図は電子親和力を異にする半導体相
互間のヘテロ界面に発生するポテンシャルの差をり用し
てなすダイオードの原理を説明する補助図である。 第3図A,bは本発明に係る能動的半導体装置の動作機
能を説明するための補助図である。第4,5,6,7図
は本発明の一実施例に係る能動的半導体装置の製造方法
の各主要工程を示す基板断面図である。第8図は、ベー
ス領域とエミッタ領域とが表面空乏層によつて分離絶縁
されることを説明する補助図である。第9図は、本発明
の一実施例に係る能動的半導体装置の完成状態を示す基
板断面図である。第10図は第・9図に示す能動的半導
体装置の各層互間の熱平衡状態におけるポテンシャル分
布ダイヤフラムである。第11図は本発明の他の実施例
に係る能動的半導体装置の各層相互間の熱平衡状態にお
けるポテンシャル分布ダイヤフラムである。1 ・・・
・・・基板(半絶縁性ガリユウム砒素基板)、2 ・・
・・・・コレクタコンタクト層(ガリユウム砒素層)、
3・・・・・・コレクタ層(X値が変化しているアンド
ープアルミニユウムガリユウム砒素層)、4・・・ ・
・・ベース層(N−ドープのガリユウム砒素・層)、5
・・・・・・エミッタ層(X値が変化しているNドープ
のアルミニウムガリユウム砒素層)、6 ・・・・・・
エミッタコンタクト層(N−ガリユウム砒素層)、7・
・・・・・コレクタ電極形成領域、8 ・・・・・・二
酸化シリコン層、9・・・・・・ベース電極形成領域、
10・・・・・・エミッタ電極形成領域、11・・・・
・・コレクタ電極形成領域、12・・・・・・高Nドー
プされたガリユウム砒素層、13・・・・・・空乏化さ
れた領域、14・・・・・・ゲート電極、15・・・・
・・エミッタ電極、16・・・・・・コレクタ電極。

Claims (1)

  1. 【特許請求の範囲】 1 大きな電子親和力を有する半導体層(コレクタコン
    タクト層)と該コレクタコンタクト層に接触して形成さ
    れ電子親和力の最大値が前記コレクタコンタクト層の電
    子親和力と同等又は以下であり前記コレクタコンタクト
    層から離れるにしたがい電子親和力の値が減少するよう
    な組成分布を有する半導体よりなる層(コレクタ層)と
    、該コレクタ層に接触して形成され電子の自由行程と同
    等又は以下の厚さを有し前記コレクタ層の電子親和力の
    最小値より大きな電子親和力を有する半導体よりなる層
    (ベース層)と、該ベース層に接触して形成され電子親
    和力の最小値が前記コレクタ層の電子親和力の最小値よ
    り小さく前記ベース層から離れるにしたがい電子親和力
    の値が増加するような組成分布を有する半導体よりなる
    層(エミッタ層)と、該エミッタ層に接触して形成され
    大きな電子親和力を有する半導体層(エミッタコンタク
    ト層)とよりなる層構造を有し、前記コレクタコンタク
    ト層、前記ベース層、前記エミッタコンタクト層に、夫
    々、コレクタ電極、ベース電極、エミッタ電極を有する
    能動的半導体装置。 2(イ)モレキユラービームエピタキシヤル成長法を使
    用して、半絶縁性基板上に、大きな電子親和力を有する
    半導体層(コレクタコンタクト層)と、電子親和力の最
    大値が前記コレクタコンタクト層の電子親和力と同等又
    は以下であり前記コレクタコンタクト層から離れるにし
    たがい電子親和力の値が減少するような組成分布になさ
    れている半導体層(コレクタ層)と、電子の自由行程と
    同等又は以下の厚さを有し前記コレクタ層の電子親和力
    の最小値より大きな電子親和力を有する半導体よりなる
    層(ベース層)と、電子親和力の最小値が前記コレクタ
    層の電子親和力の最小値より小さく前記ベース層から離
    れるにしたがい電子親和力の値が増加するような組成分
    布になされている半導体(エミッタ層)と、大きな電子
    親和力を有する半導体層(エミッタコンタクト層)とよ
    りなる積層体を形成し、(ロ)該積層体の所望の領域を
    残して該積層体を前記基板に達するまで除去し、(ハ)
    該残留された前記積体層の所望の領域を前記コレクタコ
    ンタクト層に達するまで除去し、(ニ)該一部領域が除
    去された前記積層体の表面に絶縁物よりなる層を形成し
    、(ホ)リングラフィー法を使用して前記積層体の所望
    の領域に前記ベース層に達する開口を形成し、(ヘ)リ
    ングラフイー法を使用して前記積層体の所望の領域上の
    前記絶縁物よりなる層を除去してエミッタ電極形成領域
    とコレクタ電極形成領域とを形成し、(ト)モレキユラ
    ービームエピタキシヤル成長法を使用して前記コレクタ
    コンタクト層に達するまで前記積層体が除去された領域
    と前記ベース層に達する開口と前記エミッタ電極形成領
    域とに大きな電子親和力を有する半導体層を形成し、(
    チ)前記コレクタコンタクト層上と前記ベース層に達す
    る開口と前記エミッタ電極形成領域とに形成された該大
    きな電子親和力を有する半導体層上に、夫々、コレクタ
    電極とベース電極とエミッタ電極とを形成してなす、能
    動的半導体装置の製造方法。
JP56082067A 1981-05-29 1981-05-29 能動的半導体装置及び製造方法 Expired JPS6048909B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56082067A JPS6048909B2 (ja) 1981-05-29 1981-05-29 能動的半導体装置及び製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56082067A JPS6048909B2 (ja) 1981-05-29 1981-05-29 能動的半導体装置及び製造方法

Publications (2)

Publication Number Publication Date
JPS57197862A JPS57197862A (en) 1982-12-04
JPS6048909B2 true JPS6048909B2 (ja) 1985-10-30

Family

ID=13764137

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56082067A Expired JPS6048909B2 (ja) 1981-05-29 1981-05-29 能動的半導体装置及び製造方法

Country Status (1)

Country Link
JP (1) JPS6048909B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4460910A (en) * 1981-11-23 1984-07-17 International Business Machines Corporation Heterojunction semiconductor
JPH0680675B2 (ja) * 1984-03-06 1994-10-12 富士通株式会社 半導体装置の製造方法
JPS60206172A (ja) * 1984-03-30 1985-10-17 Fujitsu Ltd 半導体装置の製造方法
JPS60253267A (ja) * 1984-05-29 1985-12-13 Toshiba Corp ヘテロ接合バイポ−ラトランジスタおよびその製造方法
JPS6119167A (ja) * 1984-07-05 1986-01-28 Fujitsu Ltd 半導体装置
JPH0744182B2 (ja) * 1984-11-09 1995-05-15 株式会社日立製作所 ヘテロ接合バイポ−ラ・トランジスタ
JPS62264661A (ja) * 1986-05-13 1987-11-17 Nippon Telegr & Teleph Corp <Ntt> 光・電子集積回路とその製造方法

Also Published As

Publication number Publication date
JPS57197862A (en) 1982-12-04

Similar Documents

Publication Publication Date Title
KR900004466B1 (ko) 반도체 장치
US5705827A (en) Tunnel transistor and method of manufacturing same
US5244834A (en) Semiconductor device
EP0256360B1 (en) Gated tunnel diode
EP0530942B1 (en) Novel quantum well optoelectric switching device with stimulated emission
US5382814A (en) Semiconductor device with low thermally generated leakage current
JPH01146390A (ja) 半導体デバイス
JPS6048909B2 (ja) 能動的半導体装置及び製造方法
US5206524A (en) Heterostructure bipolar transistor
EP0092645B1 (en) Transistor and circuit including a transistor
US6528828B2 (en) Differential negative resistance HBT and process for fabricating the same
JP2701583B2 (ja) トンネルトランジスタ及びその製造方法
JPH0337735B2 (ja)
JPH0459786B2 (ja)
JPH05283813A (ja) 半導体装置の製造方法
EP0361759A2 (en) Heterostructure bipolar transistor
JP2643890B2 (ja) トンネルトランジスタ
JP2856323B2 (ja) 半導体装置
JPH06334175A (ja) トンネルトランジスタおよびその製造方法
KR890003416B1 (ko) 반도체 장치 및 그의 제조방법
JPH0458706B2 (ja)
JP2583793B2 (ja) 半導体基板
JP2001111095A (ja) ヘテロ接合バイポーラトランジスタ集積化受光回路及びその製造方法
JP2834172B2 (ja) 電界効果トランジスタ
JPS61189663A (ja) 半導体集積回路及びその製造方法